JPS61202264A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、上位装置からパスを通じて発行された入出力
装置に対する入出力命令に対応する実行完了状態報告制
御を未報告件数値をもとに優先順位を付けて割込み制御
する入出力制御装置に関する。

情報処理システムの利用方法が高度化・複雑化するに伴
い、システム制御の処理効率・稼働効率がより厳しく追
求される。例えば、入出力装置（例えば、磁気テープ装
置等）の制御を複数個（例えば、４又は６個）の中央処
理装置（以下ｃｐｕと称する）から制御するようなシス
テム構成が実用・化されているが、このようなシステム
構成の場合はシステム制御がより高度化・複雑化するた
め、より厳しくシステム制御の処理効率・稼働効率が追
求されることになる。

一般に、入出力装置（以下ＩＯＤと称する）は人出力制
御装置（以下１０Ｃと称する）の配下に複数個接続され
ている。又、ＩＯＣにはＣＰＵとの制御信号やデータの
遺り取りをするＣＰＵ対応のパスを有しており、ＩＯＤ
に対する制御命令及び制御命令に対する命令完了報告（
最終スティタス報告とも言う）はこのパスを通じて行わ
れる。

又、複数のｃｐｕからの命令は非同期に発行されるため
、この複数の命令をＩＯＣが制御してＩＯＣに実行させ
ることになる。例えば、複数のＩＯＣに対する入出力命
令が複数のパスから発行されると、各ＴＯＤは命令を受
けたパスを通じて実行命令完了報告、即ち最終スティタ
ス報告を行うが、このシステムをより効率的に運用処理
するためにはかかる最終スティタス報告を効率的に制御
することが必要となる。

〔従来の技術と発明が解決しようとする問題点〕第２図
は入出力制御システム図を示す。第２図に示すシステム
はｌ０ＣＩ配下の１００３（０）　〜ｌ０Ｄ３（ｎ）を
４つのＣＰｔ１２　（０）〜ＣＰＵ２　（３）からのバ
ス０〜バス３を通じて制御されるものである。

例えば、パス０を通してＣＰＵ２　（０）から１００３
　（Ｑ）に対して入出力命令が発行されたとする。尚、
ここで言う入出力命令とは切離しコマンドを意味する。

又、切離しコマンドとは１００３（０）　〜１００３（
ｎ）からの割込みでｌ０ＣＩが最終スティタスをパス０
〜バス３を通じて報告するようなコマンドであり、例え
ばリワインド動作等がこのコマンドの対象となる。

ＣＰＵ２　（０）は入出力命令が発行されてから最終ス
ティタスが報告されるまでの時間をパスＯ〜３単位にソ
フトウェアにより監視する。又、ｌ０ＣＩは他のパス１
〜３からも同様な入出力命令や書込み・読取り命令等を
受付け、その命令に応じた制御を行う。

一方、ＣＰＵ２　（０）〜ｃｐυ２（３）から発行され
る命令には緊急度により処理優先があり、例えば命令が
発行されると即時に処理するもの等各種の命令があり、
入出力命令に対する最終スティタス報告は下位の優先度
に属するものである。

従って、例えばｌ０ＣＩ内の制御部４の制御により優先
度の高い他の命令を処理し、最終スティタス報告を行う
内に状況によってはタイムアウトとなり、最終スティタ
ス報告が出来なくなりｌ０ＣＩで障害と認識されるもの
が発生する。

特に、最終スティタス報告は任意に処理されるために、
最終スティタスの未報告を多く持つパスＯ〜３がタイム
アウトとなった場合はより多くの被害を被る結果になる
可能性があると言う問題点がある。

〔問題点を解決するための手段〕

本発明は、上記問題点を解消した新規な人出力制御装置
を実現することを目的とするものであり、該問題点は、
複数の入出力装・置への所定実行命令に対する実行完了
状態未報告件数を計数する計数手段を複数のパスに対応
して設け、前記複数のパスを通じて発行した前記複数の
入出力装置に対する入出力命令に対する実行完了状態未
報告件数を前記計数手段で計数し、計数値の多い該パス
を優先割込み制御する本発明による入出力制御装置によ
り解決される。

〔作用〕

即ち、各パスに対する入出力命令数と最終スティタス報
告数とを計数するアップ・ダウンカウンタを各パスに対
応して設け、これらアップ・ダウンカウンタの計数値を
人力した優先順位認識回路では、計数値の多いパスをバ
ス制御の優先順位の高いものと認識・設定することによ
りタイムアウトにかかる最終スティタス未報告数を減少
させることが可能となる。

〔実施例〕

以下本発明の要旨を第１図に示す実施例により具体的に
説明する。

第１図は本発明に係る入出力制御装置の一実施例のブロ
ック図を示す。尚、全図を通じて同一符号は同一対象物
を示す。

本実施例は、ｌ０ＣＩ内に各パスＯ〜３に対応するアッ
プ・ダウンカウンタ５〜８が設けである。例えば、パス
０から所定数の入出力命令が人力すると、カウンタ５は
入出力命令数■（他のカウンタ６〜８の場合は■、■、
■が対応する）だけカウントアツプする。

一方、入出力命令に対する最終スティタス報告がなされ
カウンタ５に入力すると、その報告数■（他のカウンタ
６〜８の場合は■、■、■が対応する）だけカウントダ
ウンする。

このようにして計数して各カウンタ５〜８が保持してい
る計数値を優先順位認識回路９に送出し、この計数値を
もとにして優先順位認識回路９はその時点、時点でのパ
ス０〜３制御の優先順位情報を制御部４及び各ＣＰＵ２
　（０）〜ＣＰＵ２　（３）に送出する。

尚、優先順位情報としては例えば、一番計数値の多いの
が例えばパス０とすれば、その出力情報を優先順位の高
い“１”とし、他のパス１〜３の出力情報を“０”とし
て出力する。

この出力情報を引き込んだ制御部４は最終スティタス報
告が可能段階となると、パスＯを優先して処理すると共
に、ＣＰＵ２　（０）　もパス０から優先して最終ステ
ィタス報告割込みがあることを認識する。又、次の時点
の最終スティタス報告でも同様な優先順位認識を行い、
優先順位が高いと設定されたパスＯ〜３の割込み制御を
優先処理する。

〔発明の効果〕

以上のような本発明によれば、最終スティタス未報告数
の多いパスからの割込みを優先処理することにより、中
央処理装置のソフトウェアのタイムアウトにかかる最終
スティタス未報告数を大幅に減少させることが出来ると
言う効果がある。

【図面の簡単な説明】

第１図は本発明に係る入出力制御装置の一実施例のブロ
ック図、 第２図は入出力制御システム図、 をそれぞれ示す。 図において、 ■はｌ０Ｃ１２（０）〜２（３）はＣＰＵ　、３（０）
〜３（ｎ）は＋００、４は制御部、５〜８はアンプ・ダ
ウンカウンタ、 ９は優先順位認識回路、 をそれぞれ示す。 茎　１　団

Claims (1)

【特許請求の範囲】
1. 複数の上位装置からの信号の遺り取りを行う複数のパス
   を有し、前記複数の上位装置からの命令を該パスを通じ
   て受取り、接続されている複数の入出力装置を制御する
   装置において、前記複数の入出力装置への所定実行命令
   に対する実行完了状態未報告件数を計数する計数手段を
   前記複数のパスに対応して設け、前記複数のパスを通じ
   て発行した前記複数の入出力装置に対する入出力命令に
   対する実行完了状態未報告件数を前記計数手段で計数し
   、計数値の多い該パスを優先割込み制御することを特徴
   とする入出力制御装置。