JPH02256319A - 光論理演算システム - Google Patents
光論理演算システムInfo
- Publication number
- JPH02256319A JPH02256319A JP1077332A JP7733289A JPH02256319A JP H02256319 A JPH02256319 A JP H02256319A JP 1077332 A JP1077332 A JP 1077332A JP 7733289 A JP7733289 A JP 7733289A JP H02256319 A JPH02256319 A JP H02256319A
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- light receiving
- output terminal
- logic operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 241000288673 Chiroptera Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/14—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理演算動作を実行させるためのシステムに
関するものであり、特に、受光素子の組み合わせによっ
て構成された光論理演算システムに関するものである。
関するものであり、特に、受光素子の組み合わせによっ
て構成された光論理演算システムに関するものである。
従来、少数の受光素子を組み合わせるだけで論理演算動
作を実行するものは、全く存在しなかった。例えば、第
７図に示すように、受光素子１−１〜１ により光信号
４−１〜４−ｎを電気信号に変換−〇 し、その信号を従来の論理演算電子回路２に入力するこ
とにより、結果として光信号を用いた論理演算を行うも
のは、単に受光素子と電子回路を組み合わせたものにす
ぎない。なお、３−１〜３−ｎは出力端子である。
作を実行するものは、全く存在しなかった。例えば、第
７図に示すように、受光素子１−１〜１ により光信号
４−１〜４−ｎを電気信号に変換−〇 し、その信号を従来の論理演算電子回路２に入力するこ
とにより、結果として光信号を用いた論理演算を行うも
のは、単に受光素子と電子回路を組み合わせたものにす
ぎない。なお、３−１〜３−ｎは出力端子である。
上記従来技術においては、受光機能と論理演算機能とは
別途に行われていたため、回路が複雑であった。また、
論理演算を光信号を用いて行う目的のひとつは、光のも
つ高速特性を利用することであるが、上記従来技術によ
れば、この長所は後段の能動素子を用いた電子回路のも
つ遅い時定数によって、十分には活かされなかった。
別途に行われていたため、回路が複雑であった。また、
論理演算を光信号を用いて行う目的のひとつは、光のも
つ高速特性を利用することであるが、上記従来技術によ
れば、この長所は後段の能動素子を用いた電子回路のも
つ遅い時定数によって、十分には活かされなかった。
本発明はこの点を改良したもので、超高速受光素子を開
発することによって、その高速性を活かし、電子回路の
時定数の影響の少ない、しかも構成の簡単な光論理演算
システムの基本原理を見出したものである。
発することによって、その高速性を活かし、電子回路の
時定数の影響の少ない、しかも構成の簡単な光論理演算
システムの基本原理を見出したものである。
すなわち、本発明の光論理演算システムは、整流性接合
が反対向きに接続された構造を有し実質的に左右対称な
電極構造を有する受光素子が複数個接続され、各受光素
子にはそれぞれ必要なバイアス電圧が印加されており、
各受光素子への光パルス信号入力により各受光素子の電
極端子に生じる電気信号が重畳されて出力されることを
特徴とするものであり、構成のし方によって、オア回路
、アンド回路、ノット回路、エクスクル−シブオア回路
、さらにはハーフアダー回路等になるものである。
が反対向きに接続された構造を有し実質的に左右対称な
電極構造を有する受光素子が複数個接続され、各受光素
子にはそれぞれ必要なバイアス電圧が印加されており、
各受光素子への光パルス信号入力により各受光素子の電
極端子に生じる電気信号が重畳されて出力されることを
特徴とするものであり、構成のし方によって、オア回路
、アンド回路、ノット回路、エクスクル−シブオア回路
、さらにはハーフアダー回路等になるものである。
本発明は、整流性接合が反対向きに接続された構成を有
する左右対称な電極構造の受光素子を信号入力ゲートと
して用いることによって、本受光素子の左右いずれの方
向からも等価な信号が得られ、しかもバイアス電圧の極
性を変えることによって正、負いずれの電気信号も等し
く得ることができることを利用している。
する左右対称な電極構造の受光素子を信号入力ゲートと
して用いることによって、本受光素子の左右いずれの方
向からも等価な信号が得られ、しかもバイアス電圧の極
性を変えることによって正、負いずれの電気信号も等し
く得ることができることを利用している。
本受光素子はその構造のため、左右いずれの方向から、
正、負いずれのバイアス電圧を印加しても暗電流、すな
わち雑音が小さ（抑えられる。またこのような受光素子
は、従来技術により優れた高速特性を有するように作製
することが可能である。
正、負いずれのバイアス電圧を印加しても暗電流、すな
わち雑音が小さ（抑えられる。またこのような受光素子
は、従来技術により優れた高速特性を有するように作製
することが可能である。
この発明によれば、光信号入力による算術理論演算は光
入力ゲートである受光素子それ自体で行われ、トランジ
スタ等の遅い時定数をもつ能動素子を介する必要がない
ので、このような受光素子を用いることによりきわめて
高速の論理演算を行われる。またこれらの受光素子は従
来技術により同一半導体基板上にモノリシックに集積す
ることができるため、こうすることにより得られるべき
従来技術の電子集積回路の長所と、同様の長所が得られ
る。
入力ゲートである受光素子それ自体で行われ、トランジ
スタ等の遅い時定数をもつ能動素子を介する必要がない
ので、このような受光素子を用いることによりきわめて
高速の論理演算を行われる。またこれらの受光素子は従
来技術により同一半導体基板上にモノリシックに集積す
ることができるため、こうすることにより得られるべき
従来技術の電子集積回路の長所と、同様の長所が得られ
る。
第１図は本発明の一実施例で、同図（ａ）は整流性接合
が反対向きに接続された構成を有する左右対称な電極構
造の受光素子（以下、単に受光素子と記す）２個を用い
たアンド（ＡＮＤ）もしくオア（ＯＲ）の算術論理演算
を行う光論理演算システムの回路構成、同図（ｂ）はそ
の真理値表を出力信号の波高値を含めて示したものであ
る。
が反対向きに接続された構成を有する左右対称な電極構
造の受光素子（以下、単に受光素子と記す）２個を用い
たアンド（ＡＮＤ）もしくオア（ＯＲ）の算術論理演算
を行う光論理演算システムの回路構成、同図（ｂ）はそ
の真理値表を出力信号の波高値を含めて示したものであ
る。
同図（ａ）において、１１ １１ は受光素−１°
−２ 子、１２はこれらの受光素子にバイアス電圧を印加する
ための電源、１３はＡＮＤもしくはＯＲの出力端子、１
４ １４−２は入力光パルス、１５−１゛ は受光素子のバイアス電圧が印加される側の端子、１６
は出力端子に接続される負荷抵抗である。同図（ｂ）に
おいて、括弧内の数字は論理信号を、−点鎖線はしきい
値レベルを示す（以下同じ）。
−２ 子、１２はこれらの受光素子にバイアス電圧を印加する
ための電源、１３はＡＮＤもしくはＯＲの出力端子、１
４ １４−２は入力光パルス、１５−１゛ は受光素子のバイアス電圧が印加される側の端子、１６
は出力端子に接続される負荷抵抗である。同図（ｂ）に
おいて、括弧内の数字は論理信号を、−点鎖線はしきい
値レベルを示す（以下同じ）。
出力端子１３には光パルス信号１４ １４−１’
−２ の入力のしかたによって、第１図（ｂ）に示す３通りの
電気信号が出力される。つまり光パルスが入力しないと
き、一方の先受素子だけに入力したとき、および両方の
受光素子に同時に入力したときの３通りの入力のしかた
があり、両方の受光素子に入力した場合には、一方の受
光素子だけに入力した場合の２倍の波高値の電気信号が
出力される。ここで第２図（ｂ）に−点鎖線で示したよ
うなしきい値レベルを設けることによって、この回路を
ＡＮＤもしくＯＲとして動作させることができる。本回
路例の場合、しきい値レベルａによりＡＮＤ動作を、し
きい値レベルｂによりＯＲ動作をする。本回路は論理演
算を行うディジタル回路であるためこのようなしきい値
を設けることを妨げない。
−２ の入力のしかたによって、第１図（ｂ）に示す３通りの
電気信号が出力される。つまり光パルスが入力しないと
き、一方の先受素子だけに入力したとき、および両方の
受光素子に同時に入力したときの３通りの入力のしかた
があり、両方の受光素子に入力した場合には、一方の受
光素子だけに入力した場合の２倍の波高値の電気信号が
出力される。ここで第２図（ｂ）に−点鎖線で示したよ
うなしきい値レベルを設けることによって、この回路を
ＡＮＤもしくＯＲとして動作させることができる。本回
路例の場合、しきい値レベルａによりＡＮＤ動作を、し
きい値レベルｂによりＯＲ動作をする。本回路は論理演
算を行うディジタル回路であるためこのようなしきい値
を設けることを妨げない。
第２図は本発明の一実施例で、同図（ａ）は２個の受光
素子を用いたノット（ＮＯＴ）の算術論理演算を行う光
論理演算システムの回路構成、同図（ｂ）はその真理値
表を出力信号の極性を含めて示したものである。同図（
ａ）において２１．。
素子を用いたノット（ＮＯＴ）の算術論理演算を行う光
論理演算システムの回路構成、同図（ｂ）はその真理値
表を出力信号の極性を含めて示したものである。同図（
ａ）において２１．。
２１ は受光素子、２２ ２２．はこれらの受−２−
１・ 光素子にバイアス電圧を印加するため電源、２３はＮＯ
Ｔの出力端子、２４−■は入力光パルス、２４−２は連
続光もしくは連続パルス光、２５−１゜２５−２は受光
素子のバイアス電圧が印加される側の端子、２６は出力
端子に接続される負荷抵抗である。
１・ 光素子にバイアス電圧を印加するため電源、２３はＮＯ
Ｔの出力端子、２４−■は入力光パルス、２４−２は連
続光もしくは連続パルス光、２５−１゜２５−２は受光
素子のバイアス電圧が印加される側の端子、２６は出力
端子に接続される負荷抵抗である。
受光素子２１ ２１−２の一方の電極端子−１′
２５ ２５、には、出力端子２３からみて互い一１’
に逆極性のバイアス電圧２２ ２２ が印加さ一１’
−２ れている。受光素子２１−２には連続光もしくは連続パ
ルス光２４−２が入力されており、受光素子２１−１に
光パルス２４−■が入力されないときは、常に出力端子
２３に論理信号「１」を出力している。ここで受光素子
２１−■に光パルス２４−１が入力すると出力端子２３
の電気論理信号は「０」になる。
−２ れている。受光素子２１−２には連続光もしくは連続パ
ルス光２４−２が入力されており、受光素子２１−１に
光パルス２４−■が入力されないときは、常に出力端子
２３に論理信号「１」を出力している。ここで受光素子
２１−■に光パルス２４−１が入力すると出力端子２３
の電気論理信号は「０」になる。
第３図は本発明の一実施例で、同図（ａ）は２個の受光
素子を用いたエクスクル−シブオア（ＸＯＲ）の算術論
理演算を行う光論理演算システムの回路構成、同図（ｂ
）はその真理値表を出力信号の極性を含めて示したもの
である。
素子を用いたエクスクル−シブオア（ＸＯＲ）の算術論
理演算を行う光論理演算システムの回路構成、同図（ｂ
）はその真理値表を出力信号の極性を含めて示したもの
である。
同図（ａ）において、３１ ３１．は受光素−１’
子、３２ ３２．はこれらの受光素子にバイアー１″
スミ圧を印加するための電源、３３はＸＯＲの出力端子
、３４ ３４−、ｉは入力光パルス、３５−、。
、３４ ３４−、ｉは入力光パルス、３５−、。
−１’
３５−２は受光素子のバイアス電圧が印加される側の端
子、３６は出力端子に接続される負荷抵抗である。
子、３６は出力端子に接続される負荷抵抗である。
受光素子３１ ３１．の一方の電極端子−１゜
３５ ３５−２には、出力端子３３からみて互い−ｔ
’ に逆極性バイアス電圧３２ ３２−２が印加され一１
’ ている。本回路のどちらの受光素子にも光パルスが入力
されない場合、電気信号は出力されない。
’ に逆極性バイアス電圧３２ ３２−２が印加され一１
’ ている。本回路のどちらの受光素子にも光パルスが入力
されない場合、電気信号は出力されない。
どちらか一方の受光素子に光パルスが入力した場合には
、出力端子３３に、入力された受光素子によって極性の
異なる論理信号「１」が出力される。
、出力端子３３に、入力された受光素子によって極性の
異なる論理信号「１」が出力される。
本回路例では、受光素子３１−１に光パルス３４−１が
入力した場合には正極性の電気信号が、受光素子３１
に光パルス３４−２が入力した場合には、負極性の電気
信号が出力端子に出力される。両方の受光素子に同時に
光パルスが入力した場合には、これら極性の異なる電気
信号が打ち消しあって、出力端子３３の電気論理信号は
「０」になる。
入力した場合には正極性の電気信号が、受光素子３１
に光パルス３４−２が入力した場合には、負極性の電気
信号が出力端子に出力される。両方の受光素子に同時に
光パルスが入力した場合には、これら極性の異なる電気
信号が打ち消しあって、出力端子３３の電気論理信号は
「０」になる。
第４図は本発明の一実施例で、同図（ａ）は２個の受光
素子を用いたハーフアダー（ＨＡＬＦ−ＡＤＤＥＲ）の
算術論理演算を行う光論理演算システムの回路構成、同
図（ｂ）はその具体例、同図（ｃ）はその真理値表を出
力信号の極性、およびその波高値を含めて示したもので
ある。
素子を用いたハーフアダー（ＨＡＬＦ−ＡＤＤＥＲ）の
算術論理演算を行う光論理演算システムの回路構成、同
図（ｂ）はその具体例、同図（ｃ）はその真理値表を出
力信号の極性、およびその波高値を含めて示したもので
ある。
同図（ａ）において、４１ ４１．は受光素Ｐ
子、４２ ４２ はこれらの受光素子にバイアー１
’ −２ スミ圧を印加するための電源、４３ ４３ は−１
’ −２ ソレソれサム（ＳＵＭ） 、キ＋１Ｊ−（ＣＡＲＲＹ）
の出力端子、４４ ４４−２は入力光パルス、Ｐ ４５ ４５、は受光素子のバイアス電圧が印加−ｔ’ される側の端子、４５−３〜４５−５はそれ以外の端子
、４６ ４６．は出力端子に接続される負荷Ｐ インピーダンス、４７〜４７−５は回路の素子インピー
ダンスならびに出力値を調整するために、必要に応じて
設けられる抵抗、容量等の受動素子のみからなる並列回
路要素である。また同図（ｂ）においては、４６ ４
６．は出力端子に接続さ一１’ れる負荷抵抗、４７ は容量、４７ ４７ は−２−３
’ −４ 抵抗である。
’ −２ スミ圧を印加するための電源、４３ ４３ は−１
’ −２ ソレソれサム（ＳＵＭ） 、キ＋１Ｊ−（ＣＡＲＲＹ）
の出力端子、４４ ４４−２は入力光パルス、Ｐ ４５ ４５、は受光素子のバイアス電圧が印加−ｔ’ される側の端子、４５−３〜４５−５はそれ以外の端子
、４６ ４６．は出力端子に接続される負荷Ｐ インピーダンス、４７〜４７−５は回路の素子インピー
ダンスならびに出力値を調整するために、必要に応じて
設けられる抵抗、容量等の受動素子のみからなる並列回
路要素である。また同図（ｂ）においては、４６ ４
６．は出力端子に接続さ一１’ れる負荷抵抗、４７ は容量、４７ ４７ は−２−３
’ −４ 抵抗である。
両受光素子の接続端子４５−３からみて互いに・逆極性
のバイアス電圧４２ ４２−２が、受光素子−１’ ４１ ４１−２のもう一方の電極端子４５−１゜−１
″ ４５−２において印加されている。４７−１〜４７−５
は、回路の素子インピーダンスならびに出力値を５３整
するために、必要に応じて設けられる抵抗、容量等の受
動素子のみからなる並列回路要素であり、具体例として
は、第４図（ｂ）が挙げられる。
のバイアス電圧４２ ４２−２が、受光素子−１’ ４１ ４１−２のもう一方の電極端子４５−１゜−１
″ ４５−２において印加されている。４７−１〜４７−５
は、回路の素子インピーダンスならびに出力値を５３整
するために、必要に応じて設けられる抵抗、容量等の受
動素子のみからなる並列回路要素であり、具体例として
は、第４図（ｂ）が挙げられる。
本回路のどちらの受光素子にも光パルスが入力されない
場合、電気信号は出力されない。受光素子４１−１のみ
に光パルス４４−１が入力した場合には、正極性の電気
信号がＳＵＭの出力端子４３−１に出力されると同時に
、端子４５．から４５−５を通ってＣＡＲＲＹの出力端
子４３−２にも出力される。ここで第４図（Ｃ）に−点
鎖線で示したしきい値レベルを設けることにより、ＳＵ
Ｍの出力論理信号はｒｌＪ 、ＣＡＲＲＹの出力論理信
号は「０」となる。
場合、電気信号は出力されない。受光素子４１−１のみ
に光パルス４４−１が入力した場合には、正極性の電気
信号がＳＵＭの出力端子４３−１に出力されると同時に
、端子４５．から４５−５を通ってＣＡＲＲＹの出力端
子４３−２にも出力される。ここで第４図（Ｃ）に−点
鎖線で示したしきい値レベルを設けることにより、ＳＵ
Ｍの出力論理信号はｒｌＪ 、ＣＡＲＲＹの出力論理信
号は「０」となる。
受光素子４１−２のみに光パルス４４−２が入力した場
合には、負極性の電気信号がＳＵＭの出力端子４３−１
に出力されると同時に、正極性の電気信号がＣＡＲＲＹ
の出力端子４３−２に出力される。
合には、負極性の電気信号がＳＵＭの出力端子４３−１
に出力されると同時に、正極性の電気信号がＣＡＲＲＹ
の出力端子４３−２に出力される。
この場合にも、第４図（ｃ）に示したしきい値レベルに
よって、ＳＵＭの信号はｒｌＪ 、ＣＡＲＲＹの信号は
「０」となる。
よって、ＳＵＭの信号はｒｌＪ 、ＣＡＲＲＹの信号は
「０」となる。
両方の受光素子に同時に光パルスが入力した場合には、
ＳＵＭの出力信号は、極性の異なる信号が打ち消しあっ
て「０」となり、ＣＡＲＲＹの出力信号は正極性の信号
が重なりあって波高値が大きくなるため、しきい値レベ
ルをこえて「１」となる。ここにおいて附加される並列
要素は、各受光素子からの電気信号が出力端子において
バランスよく算術演算されるように、しかも回路の時定
数の劣化を最小限に抑えるように、受光素子４１ ４
１−２および負荷インピーダンス４６−１’
−Ｐ２Ｏ−２を含めて、その回路定数を定める必要があ
る。
ＳＵＭの出力信号は、極性の異なる信号が打ち消しあっ
て「０」となり、ＣＡＲＲＹの出力信号は正極性の信号
が重なりあって波高値が大きくなるため、しきい値レベ
ルをこえて「１」となる。ここにおいて附加される並列
要素は、各受光素子からの電気信号が出力端子において
バランスよく算術演算されるように、しかも回路の時定
数の劣化を最小限に抑えるように、受光素子４１ ４
１−２および負荷インピーダンス４６−１’
−Ｐ２Ｏ−２を含めて、その回路定数を定める必要があ
る。
これまでに示した光論理演算システムおよびその回路構
成は、本発明の一実施例を示したものであり、整流性接
合が反対向きに接続された左右対称な電極構造を有する
複数個の受光素子を用い°Ｃ構成される光論理演算シス
テムはすべて本発明に含まれる。
成は、本発明の一実施例を示したものであり、整流性接
合が反対向きに接続された左右対称な電極構造を有する
複数個の受光素子を用い°Ｃ構成される光論理演算シス
テムはすべて本発明に含まれる。
これらの論理演算システムの出力も光パルスであるため
には、各実施例の回路構成における出力端子に、ＬＥＤ
、半導体レーザ等の発光素子を接続すればよい。第５図
は本発明の一実施例で、上記の先入、力による光論理演
算システムにおいて、その出力も光パルスで得られため
の回路構成である。ここにおいて、５１−１〜５１−□
は受光素子、５２はこれらの受光素子を内部に含む形で
構成される光論理演算回路で、必要に応じてその出力端
子側に増幅回路が設けられる。５３−１〜５３□はその
電気信号出力端子、５４−１〜５４、は入力光パルス、
５５−１〜５５−０は出力端子に接続されるＬＥＤ、半
導体レーザ等の発光素子、５６−１〜５６ は出力光パ
ルスである。この場合、出力端ｎ 子５３からの電気信号量がこれらの発光素子を動作させ
るのに不十分であるときには、増幅回路を介する必要が
ある。このときシステム全体の動作速度を大きく損ねる
ことのないように、増幅回路として時定数のなるべく小
さいものを用いることが望ましい。
には、各実施例の回路構成における出力端子に、ＬＥＤ
、半導体レーザ等の発光素子を接続すればよい。第５図
は本発明の一実施例で、上記の先入、力による光論理演
算システムにおいて、その出力も光パルスで得られため
の回路構成である。ここにおいて、５１−１〜５１−□
は受光素子、５２はこれらの受光素子を内部に含む形で
構成される光論理演算回路で、必要に応じてその出力端
子側に増幅回路が設けられる。５３−１〜５３□はその
電気信号出力端子、５４−１〜５４、は入力光パルス、
５５−１〜５５−０は出力端子に接続されるＬＥＤ、半
導体レーザ等の発光素子、５６−１〜５６ は出力光パ
ルスである。この場合、出力端ｎ 子５３からの電気信号量がこれらの発光素子を動作させ
るのに不十分であるときには、増幅回路を介する必要が
ある。このときシステム全体の動作速度を大きく損ねる
ことのないように、増幅回路として時定数のなるべく小
さいものを用いることが望ましい。
第６図は第４図（ｂ）に示したＨＡＬＦ−ＡＤＤＥＲ光
論理演算回路のうち、バイアス電源４２ ４２ および
負荷抵抗４６ ４６ を−１’ −２−１’
−２ 除いた部分について、同一半導体基板上にモノリシック
に集積化した場合の素子構造の具体例を示したものであ
る。ここにおいて、６１、６１−１″ −２ は受光素子、６２ ６２．はこれらの受光素子−１′ にバイアス電圧を接続するためのボンディングバット、
６３ ６３ はそれぞれＳＵＭ、ＣＡＲ−１″ −２ ＲＹの出力端子で負荷に接続されるポンディングパッド
、６４ ６４−２は入力光パルス、６７−１″
−１は
容量、６７ ６７−３は抵抗、６８は半導体基−２゛ 板である。
論理演算回路のうち、バイアス電源４２ ４２ および
負荷抵抗４６ ４６ を−１’ −２−１’
−２ 除いた部分について、同一半導体基板上にモノリシック
に集積化した場合の素子構造の具体例を示したものであ
る。ここにおいて、６１、６１−１″ −２ は受光素子、６２ ６２．はこれらの受光素子−１′ にバイアス電圧を接続するためのボンディングバット、
６３ ６３ はそれぞれＳＵＭ、ＣＡＲ−１″ −２ ＲＹの出力端子で負荷に接続されるポンディングパッド
、６４ ６４−２は入力光パルス、６７−１″
−１は
容量、６７ ６７−３は抵抗、６８は半導体基−２゛ 板である。
以上説明したように、本発明の光論理演算システムによ
れば、従来、能動素子であるトランジスタを数十個必要
とし、そのために長い遅延時間を要していた理論演算回
路を、トランジスタを用いずに受光素子と補助的な受動
素子だけで構成することができる。さきに示したとおり
、ここで用いられる受光素子は優れた高速特性を有する
ように作製することができるので、光信号の高速性を充
分に活かした理論演算システムを構成することができる
。
れば、従来、能動素子であるトランジスタを数十個必要
とし、そのために長い遅延時間を要していた理論演算回
路を、トランジスタを用いずに受光素子と補助的な受動
素子だけで構成することができる。さきに示したとおり
、ここで用いられる受光素子は優れた高速特性を有する
ように作製することができるので、光信号の高速性を充
分に活かした理論演算システムを構成することができる
。
またこれらの回路を同一半導体基板上にモノリシックに
集積化することにより、回路、ひいてはシステム全体の
大きさを小さくでき、さらに配線遅延量の低下によりな
お一層の高速特性の向上が期待できる。
集積化することにより、回路、ひいてはシステム全体の
大きさを小さくでき、さらに配線遅延量の低下によりな
お一層の高速特性の向上が期待できる。
これは、コンピュータの高速化に伴う光配線化において
、光のもつ高速特性を最大限に発揮させるための手段と
なる。
、光のもつ高速特性を最大限に発揮させるための手段と
なる。
第１図は本発明の第１の実施例でありアンドまたはオア
回路として機能する光論理演算システムを示す図、第２
図は第２の実施例でありノット回路として機能する光論
理演算システムを示す図、第３図は第３の実施例であり
エクスクル−シブオア回路として機能する光論理演算シ
ステムを示す図、第４図は第４の実施例でありハーフア
ダー回路として機能する光論理演算システムを示す図、
第５図は本発明の一実施例であり光パルス出力を行う光
論理演算システムを示す図、第６図は第４図のハーフア
ダー回路の具体的構成を示す斜視図、第７図は従来技術
を示すブロック図である。 −１’ −２° −２° −２’ −１″
３１ ４１ ４１ ５１、〜５１−０゜−２’
−１’ −２’ ６１ ６１ ・・・受光素子、 一１’ −２ １２，２２２２３２３２ −１’ −２’ −１’ −２’４２ ４
２ ・・・バイアス電圧源、 −１’ −２ １３，２３，３３，４３４３５３〜 −１’ −２’ −１ ５３，６３６３，・・・′出力端子、 −〇−１゜ −１’ −２’ −１“ −１′−２゜４４
４４ ５４ 〜５４ ．６４．。 −１’ −２’ −１−〇６４−
２・・・入力光パルス、１６，２６，３６゜４６ ４
６、・・・負荷インピーダンス、−１’ ２４−２・・・連続光または連続パルス光、５５−１〜
５５−１・・・発光素子。 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也（ａ） スｊ七炉Ｊ （ＮＯＴ＠レト） 第 図 ＊ 夾ＦＪ （ＡＮＤ：ＪｇｎＯＲＨ胃ト）第 図 光ハ０ルス戯ガΣｒテう叉方廷例 第５図 ／ 大側 （ＸＯＲ回％） 第 図 忙） Ｘ我伊Ｊ （ＨＡＬＦ−ＡＤＤにＲ回断ト） 第 図 手続辛市正書 平成 年 特許願 第７７３３２．号 発明の名称 光論理演算システム 補正をする者 事件との関係
回路として機能する光論理演算システムを示す図、第２
図は第２の実施例でありノット回路として機能する光論
理演算システムを示す図、第３図は第３の実施例であり
エクスクル−シブオア回路として機能する光論理演算シ
ステムを示す図、第４図は第４の実施例でありハーフア
ダー回路として機能する光論理演算システムを示す図、
第５図は本発明の一実施例であり光パルス出力を行う光
論理演算システムを示す図、第６図は第４図のハーフア
ダー回路の具体的構成を示す斜視図、第７図は従来技術
を示すブロック図である。 −１’ −２° −２° −２’ −１″
３１ ４１ ４１ ５１、〜５１−０゜−２’
−１’ −２’ ６１ ６１ ・・・受光素子、 一１’ −２ １２，２２２２３２３２ −１’ −２’ −１’ −２’４２ ４
２ ・・・バイアス電圧源、 −１’ −２ １３，２３，３３，４３４３５３〜 −１’ −２’ −１ ５３，６３６３，・・・′出力端子、 −〇−１゜ −１’ −２’ −１“ −１′−２゜４４
４４ ５４ 〜５４ ．６４．。 −１’ −２’ −１−〇６４−
２・・・入力光パルス、１６，２６，３６゜４６ ４
６、・・・負荷インピーダンス、−１’ ２４−２・・・連続光または連続パルス光、５５−１〜
５５−１・・・発光素子。 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也（ａ） スｊ七炉Ｊ （ＮＯＴ＠レト） 第 図 ＊ 夾ＦＪ （ＡＮＤ：ＪｇｎＯＲＨ胃ト）第 図 光ハ０ルス戯ガΣｒテう叉方廷例 第５図 ／ 大側 （ＸＯＲ回％） 第 図 忙） Ｘ我伊Ｊ （ＨＡＬＦ−ＡＤＤにＲ回断ト） 第 図 手続辛市正書 平成 年 特許願 第７７３３２．号 発明の名称 光論理演算システム 補正をする者 事件との関係
Claims (1)
- 【特許請求の範囲】 １、整流性接合が反対向きに接続された構造を有し実質
的に左右対称な電極構造を有する受光素子が複数個接続
され、各受光素子にはそれぞれ必要なバイアス電圧が印
加されており、各受光素子への光パルス信号入力により
各受光素子の電極端子に生じる電気信号が重畳されて出
力されることを特徴とする光論理演算システム。 ２、整流性接合が反対向きに接続された構造を有し実質
的に左右対称な電極構造を有する受光素子を２個備え、
各受光素子の一方の電極端子に共通にバイアス電圧が印
加され、各受光素子の他方の端子が共通に出力端子に接
続され、各受光素子への光パルス信号入力により各受光
素子の電極端子に生じる電気信号が重畳されて出力端子
に与えられることによりアンドまたはオアに相当する算
術論理演算が実行されることを特徴とする光論理演算シ
ステム。 ３、整流性接合が反対向きに接続された構造を有し実質
的に左右対称な電極構造を有する受光素子を２個備え、
各受光素子の一方の電極端子には互いに逆極性のバイア
ス電圧が印加され、各受光素子の他方の端子が共通に出
力端子に接続され、一方の受光素子には連続光または連
続パルス光が与えられ、他方の受光素子には光パルス信
号入力が与えられ、各受光素子の電極端子に生じる電気
信号が重畳されて出力端子に与えられることによりノッ
トに相当する算術論理演算が実行されることを特徴とす
る光論理演算システム。 ４、整流性接合が反対向きに接続された構造を有し実質
的に左右対称な電極構造を有する受光素子を２個備え、
各受光素子の一方の電極端子には互いに逆極性のバイア
ス電圧が印加され、各受光素子の他方の端子が共通に出
力端子に接続され、各受光素子への光パルス信号入力に
より各受光素子の電極端子に生じる電気信号が重畳され
て出力端子に与えられることによりエクスクルーシブオ
アに相当する算術論理演算が実行されることを特徴とす
る光論理演算システム。 ５、請求項１において、受光素子に受動素子が並列に接
続されている光論理演算システム。 ６、整流性接合が反対向きに接続された構造を有し実質
的に左右対称な電極構造を有する受光素子を２個備え、
各受光素子の一方の電極端子には互いに逆極性のバイア
ス電圧が印加され、各受光素子の他方の端子が共通にサ
ム出力端子に接続され、一方の受光素子に受動素子によ
る回路が並列接続され、この受動素子による回路内の所
望の接続点がキャリー出力端子に接続され、ハーフアダ
ーに相当する算術論理演算が実行されることを特徴とす
る光論理演算システム。 ７、請求項１ないし５において、出力端子に発光素子が
接続されている光論理演算システム。 ８、請求項１ないし５において、受光素子および受動素
子が同一半導体基板上にモノリシックに集積化されてい
る光論理演算システム。 ９、請求項７において、受光素子、受動素子および発光
素子が同一半導体基板上にモノリシックに集積化されて
いる光論理演算システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077332A JP2723960B2 (ja) | 1989-03-29 | 1989-03-29 | 光論理演算システム |
| US07/435,739 US5051573A (en) | 1989-03-29 | 1989-11-14 | Optical logic operation system |
| DE3939300A DE3939300A1 (de) | 1989-03-29 | 1989-11-28 | Optisches logisches operationssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077332A JP2723960B2 (ja) | 1989-03-29 | 1989-03-29 | 光論理演算システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256319A true JPH02256319A (ja) | 1990-10-17 |
| JP2723960B2 JP2723960B2 (ja) | 1998-03-09 |
Family
ID=13630972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1077332A Expired - Fee Related JP2723960B2 (ja) | 1989-03-29 | 1989-03-29 | 光論理演算システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5051573A (ja) |
| JP (1) | JP2723960B2 (ja) |
| DE (1) | DE3939300A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121134U (ja) * | 1991-04-19 | 1992-10-29 | 矢崎総業株式会社 | 光論理回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404373A (en) * | 1991-11-08 | 1995-04-04 | University Of New Mexico | Electro-optical device |
| JP3534443B2 (ja) * | 1994-07-06 | 2004-06-07 | 浜松ホトニクス株式会社 | 光周波数混合装置 |
| KR100425374B1 (ko) * | 2001-11-14 | 2004-03-30 | 한국과학기술연구원 | Ｓｏａ 기반의 소자를 이용한 전광 반가산기의 구현방법및 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3643116A (en) * | 1969-09-05 | 1972-02-15 | Ibm | Fast logic using ultrashort laser pulses |
| US3996455A (en) * | 1974-05-08 | 1976-12-07 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Two-dimensional radiant energy array computers and computing devices |
| US4689793A (en) * | 1984-12-19 | 1987-08-25 | Gte Laboratories Incorporated | Optical logic and memory apparatus |
| US4716297A (en) * | 1985-06-10 | 1987-12-29 | General Electric Company | Method and apparatus for optically switching current |
| JPS6318337A (ja) * | 1986-07-11 | 1988-01-26 | Hamamatsu Photonics Kk | 画像論理演算装置 |
| US4973833A (en) * | 1988-09-28 | 1990-11-27 | Minolta Camera Kabushiki Kaisha | Image sensor including logarithmic converters |
-
1989
- 1989-03-29 JP JP1077332A patent/JP2723960B2/ja not_active Expired - Fee Related
- 1989-11-14 US US07/435,739 patent/US5051573A/en not_active Expired - Fee Related
- 1989-11-28 DE DE3939300A patent/DE3939300A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04121134U (ja) * | 1991-04-19 | 1992-10-29 | 矢崎総業株式会社 | 光論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3939300A1 (de) | 1990-10-11 |
| JP2723960B2 (ja) | 1998-03-09 |
| US5051573A (en) | 1991-09-24 |
| DE3939300C2 (ja) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02256319A (ja) | 光論理演算システム | |
| JP3182143B2 (ja) | 光全加算器 | |
| US4639620A (en) | Parallel-series converter | |
| JPS5857909B2 (ja) | バイポ−ラガタハンドウタイシユウセキカイロソウチ | |
| JPS63115424A (ja) | 半導体集積回路 | |
| JP2788662B2 (ja) | 光論理演算ゲート | |
| SU1658181A1 (ru) | Устройство дл логической обработки изображений | |
| US5040050A (en) | Hybrid circuit comprising a cascade connection of parallel-transistor stages | |
| SU742965A1 (ru) | Аналоговый умножитель | |
| SU809178A1 (ru) | Ячейка оптоэлектронного сумматора | |
| SU1575172A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| SU1488787A1 (ru) | Четырехвходовый одноразрядный сумматор | |
| JP2528478B2 (ja) | ノイズフィルタ回路 | |
| Shivashankar et al. | Ternary multiplexer | |
| SU1396137A1 (ru) | Устройство дл вычислени симметричных булевых функций | |
| SU1374216A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| JPS6018978A (ja) | ジヨセフソン集積回路装置 | |
| SU696606A1 (ru) | Инвертор | |
| JPS6282781A (ja) | 固体撮像装置 | |
| JPS60229472A (ja) | イメ−ジセンサ | |
| JPH0292044A (ja) | 伝送回路 | |
| SU699602A1 (ru) | Орган сравнени по фазе двух электрических величин | |
| SU712940A1 (ru) | Устройство задержки | |
| JPS6344753A (ja) | 半導体集積回路装置 | |
| RU2001120123A (ru) | Инвертор напряжения |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |