JPS6344753A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同一チップ上に微小信号回路系と大電力信
号回路系とが共存している半導体集積回路装置に関し、
例えば光電変換素子を用い、微小光電流を電気信号に変
換する光−電気変換回路、例えば光デイジタルリンク回
路、等に利用される半導体集積回路装置に関するもので
ある。

〔従来の技術〕

第３図に従来のこの種の半導体集積回路装置の構成例を
示す。図において、Ａ、はシリコンフォトダイオード（
以下ＳＰＤと称す）ＤＩに入光された光電流を増巾する
ための充電流増巾器、Ａ２は充電流増巾器Ａ、にて光電
変換された電気信号を更に増巾するための増巾器、Ｃ０
は増巾器Ａ２にて増巾された信号と基準電圧Ｖ、。、と
を比較し、出力信号として相互に逆相のコンパレータ出
力ＯＰｉ、ＯＰ２を取出す電圧比較器を示す。又、Ｂは
各構成ブロックＡ＋　、Ａｚ　、Ｃｒ等に直流バイアス
電圧又は電流を供給するための直流バイアス回路を示す
。また上記各Ａ＋　、Ａｔ　、ＣＩ等の各ブロックは、
共通の電源電圧■ｃｃライン、及びＧＮＤラインにより
接続されている。

次に従来回路の動作について説明する。

第３図において、ＳＰＤ　　Ｄ、に光信号が入光される
と、該ＳＰＤにより光信号は光電流■、に変換され、増
巾器Ａ、の帰還抵抗Ｒ１を介して光電流Ｉｐが流れるこ
とにより、光電流１ｐは直流電圧に変換される。なお■
８はアンプＡ１の動作直流バイアス点を決めるバイアス
電圧源である。

直流信号電圧（ＩＦ　ＸＲＩ　）に変換された光信号は
、抵抗Ｒ，，Ｒ，の比で決定される電圧利得をもつ増巾
器Ａ２により電圧増巾され、電圧比較器Ｃ，の入力に印
加される。増巾器Ａ２で増巾された信号電圧は Ｖｓ　−（Ｒ２／Ｒ１）Ｘ　Ｉｐ　−Ｒ＋　　　・・・
（１）で表わされる。ここで、■、は、Ｓ　Ｐ　Ｄの入
射光による光電流を、Ｒ８は増巾器Ａ、の帰還抵抗値を
示す。

電圧比較器Ｃ１では、入力端の一方に信号電圧■３を、
他方に電圧比較用基準電圧（Ｖ、。ｆ）を印加しておき
、電圧■３とＶ７．との絶対値を比較しコンパレータ出
力（ＯＰＩ、０Ｐ２）に信号出力する。ＯＰＩ、Ｏ２０
は各々、逆相となっており、■！　〉Ｖ　Ｉ’ｌｌｆで
はＯＰＩが正、Ｏ２０が負となるように構成されている
。第３図の従来回路では、更にＡＩ　、Ａｔ　、ＣＩの
内部回路に供給されるバイアス電圧又はバイアス電流を
生成するためのバイアス回路Ｂをもち、電源ラインＶｃ
ｃ、ＧＮＤラインは、各機能ブロックＡ、、Ａ２．Ｃ。

全てに接続されるように構成されている。

〔発明が解決しようとする問題点〕

第３図の従来例では、入力の微小信号回路系とコンパレ
ータ出力段等、比較的大電流を取扱う大電力信号回路系
とが１チツプ内に共存しており、このため、微小かつパ
ルス的な光信号により動作させた場合等、大電力系のオ
ン、オフ動作による直流のバイアス変動が、ＡＩ、Ａｔ
　、Ｃｒ等の各機能ブロックのバイアス系、又は電源ラ
インを経由して入力微小信号系に電気帰還されてしまい
、真の微小入力信号の検出レベルが遮蔽され、ＳＺＮ比
が低下してしまう等の欠点があった。

本発明は、上記のような従来のものの問題点を解消する
ためになされたもので、各ブロックのバイアス回路系、
電源ライン系、アース（Ｇ’ＮＤ）系が共通接続されて
いることに起因する、大電力系のオン、オフ動作による
微小パルス信号が入力微小信号系に影響し、入力信号の
検出レベルの最小値が抑えられるという欠点を除去し、
入力信号の最小検出レベルを改善することのできる半導
体集積回路装置を得ることを目的としたものである。

〔問題点を解決するための手段〕 本発明に係る半導体集積回路装置は、微小信号系と、大
電力系とが１チツプ化されたＩＣにおいて、内部の各機
能ブロック毎に各々バイアス回路を設け、その電源電圧
ライン、ＧＮＤラインについても各構成機能ブロック毎
に分割し、従来回路におけるバイアス系が共通接続化さ
れていることによる大電力系から、微小信号系への電気
帰還、を抑えた。又ＩＣのＶ　ＣＣｒ　Ｇ　Ｎ　Ｄ用端
子としては、最終的に夫々１本化され出力されるため、
パターン的にポンディングパッド近傍まで、上記の各ブ
ロックのＶＣＣライン、ＧＮＤラインを別々に配線する
と同時にバイアス電圧／電流を設定する基準バイアス回
路も、ポンディングパッドに隣接する部分にパターンレ
イアウトするようにしたものでツク毎にバイアス回路を
設け、各バイアス回路を、各々独立して配線レイアウト
された電源電圧ライン、ＧＮＤラインを基準にして接続
されること、及び、各機能ブロックのバイアス電流を設
定する基準バイアス回路は、共通インピーダンスの影響
を最も受けにくいＶｃｃ、ＧＮＤのポンディングパッド
に隣接する部分に配置されこと、及び各ブロック間のバ
イアス電流は、基準バイアス回路より電流ミラー回路よ
りのコレクタ出力により相互接続されることにより、従
来回路におけるバイアス系が共通接続化されていること
による大電力系から、微小信号系への電気帰還を抑え各
ブロック間のオン、オフ動作による微小信号回路系・＼
の電気帰還を殆どなくすることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体集積回路装置のブロ
ック構成例を示し、第２図にその具体的な回路構成例を
示す。図において、５ＰＤＤＩ、光電流増巾器Ａ、、を
圧増巾器Ａ２、比較器Ｃ１、出力ＯＰ　１．○Ｐ２の部
分は第３図の従来例と同じである。

第１図に示す実施例では、ＡＩ　、Ａｔ　、ＣＩ毎に、
バイアス回路Ｂ＋　、Ｂｔ　、Ｂｚを各々設け、各機能
ブロックのバイアスを各ブロック毎に独立して供給して
いる。又Ａ１．Ａｚ　、ＣＩの各機能ブロックの電ＢＮ
圧（Ｖ　ＣＣ）ライン、アース（ＧＮＤ）ラインは、各
機能ブロック毎にそれに対応するもの（Ｖｅａｌ　〜Ｖ
ｃｃ３）、　　（ＧＮＤ　１〜ＧＮＤ３）がそれぞれ配
線され、最終的にＩＣとしてのＶＣＣライン及びＧＮＤ
ラインとして、回路的にもまたＩＣのパターンレイアウ
ト上もボンディングバンドに隣接する部分にて夫々１本
づつのラインにまとめられる。

第２図に、バイアス回路の実施例を示す、基準バイアス
回路ＢはトランジスタＱｒ　、　Ｑｔ　、Ｑ３　。

Ｑ４．＆び抵抗ＲＹ、ＲＸで構成されており、そのパタ
ーンレイアウトは電源ＶＣＣ又はＧＮＤ端子のポンディ
ングパッドに隣接する部分に配置されている。そしてミ
ラー回路Ｍを構成しているＰＮＰトランジスタＱｓ　、
ＱａのうちのＰＮＰ　）ランジスタＱ４のコレクタ出力
は、各機能ブロック毎のバイアス回路、即ちＱｓ　、　
Ｑｈ　、Ｑ７　、Ｑｅ等で構成される、Ａ１回路のバイ
アス回路Ｂ８、及びＱ９　＋　Ｑ＋ｏ＋　Ｑ、、、　Ｑ
、□等で構成される、Ａ７ブロツクのバイアス回路Ｂ２
に、夫々接続されており、Ｑ４のマルチコレクタの一方
の出力は、Ｑ。

に、Ｑａのマルチコレクタの他方の出力はＱ、に夫々接
続され、各ブロックに電流供給される。

機能ブロックＡｒ　、ＡｔのＶＣＣライン、ＧＮＤライ
ンは各々独立して接続され、ボンディングバッド付近で
集積回路のｖｅｃライン及びＧＮＤラインにそれぞれ接
続される。なおこの第２図では電圧比較器Ｃ１に対応す
るバイアス回路Ｂ、Ｉは図示していない。

第１図の実施例での、通常信号に対する動作は、従来回
路例で説明したものと同様であり、光電流ＩＦが抵擢Ｒ
１により、電圧変換された後、抵抗Ｒ２，Ｒ３により電
圧増巾され、電圧比較器ＣＩにより出力ＯＰＩ、ＯＰ２
に信号出力される。

第１．２図に示す本発明では、バイアス回路を各ブロッ
ク毎に独立して設定し、各機能ブロックの電源電圧ライ
ン、ＧＮＤラインも、各々独立して配線しているため、
例えば、大電力信号を取扱う比較器Ｃ１のオン、オフ動
作により回路電流が増減することにより、アース配線抵
抗、又は電源ラインの微小電圧変動が他のＡ１．Ａ２等
の微小信号を取扱う機能ブロック部に、アース又は電源
ラインを経由して、影響することはない。

また、各ブロックのバイアス電流を設定するバイアス回
路部も、各ブロックの電源ライン、アースラインをもと
に、ブロック毎に独立して設定しているため、バイアス
が共通接続されている従来例では、例えば、あるブロッ
クのオン、オフ動作で生じるバイアス電流の変動により
、他のプロ。

りのバイアス電流も変動し、これにより異常動作したり
、ノイズを生じたりする問題点があったが、本実施例で
は、バイアス回路間の影響はなく、安定な動作が確保で
きる。従って本実施例によれば安定で光検出感度の高い
、高精度の光信号検出ＩＣが実現可能である。

第２図ではトランジスタＱ、のベース・エミッタ間電圧
Ｖ□と抵抗Ｒ８とで決まる電流が、トランジスタＱ、の
コレクタ及びＣ４のコレクタに流れ、トランジスタＱ４
のコレクタ電流は、トランジスタＱ、、Ｑ、　、又はＱ
９．Ｑ、。で構成されるミラー回路に供給され、最終的
にはトランジスタＱ７　、　　Ｑｓ　、又はＱｑ　、Ｑ
＋ｏで構成されるミラー回路を通して各ブロック毎のバ
イアス電流として利用される。

なお、上記実施例ではＳＰＤを使用した、光デイジタル
リンクでの実施例を示したが、本発明は、ＳＰＤを使用
したシステムに限定されるものではなく、大電力信号を
扱いパルス的に動作する回路系と、微小電圧、微小電流
信号を取扱う回路系とが共存し、１チツプに集積回路化
される場合にはそのすべてに適用可能であり、例えばオ
ーディオ用の微小信号系とパワー回路とが共存したパワ
ーＩＣやモータの制御系と駆動系とを１チツプＩＣ化す
る場合等にも広（応用可能である。

また上記実施例では微小信号回路系と大電力信号回路系
とが１チツプ上に搭載されたものを示したが、両者以外
に微小信号回路系で信号増巾された信号を処理する信号
処理回路等、通常レベルの信号を取扱う回路が搭載され
ていてもよく、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、本発明に係る半導体集積回路装置によれ
ば、電源ライン、ＧＮＤライン、バイアス系の共通イン
ピーダンスによる電気結合が完全に防止でき、大電力信
号回路系の動作による微小信号回路系への影響を除去で
きるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例による半導体集積回路装置
の実施ブロック例を示す図、第２図は第１図のバイアス
回路系の実施例を示す図、第３図は従来の実施ブロック
例を示す図である。 図において、ＳＰＤはシリコンフォトダイオード、Ａ＋
、Ａｚは光電流増中器、増巾器（微小信号回路系）、Ｃ
８は電圧比較器（大電力信号回路系）、Ｂは基準バイア
ス回路、Ｂｔ、Ｂｚはバイアス回路、Ｖｃｃ、Ｖｃｃｌ
、Ｖｃｃ２．Ｖｃｃ３は電源電圧ライン、ＧＮＤ、ＧＮ
ＤＩ、ＧＮＤ２．ＧＮＤ３はグランドライン、Ｍはミラ
ー回路である。

Claims (5)

【特許請求の範囲】
1. （１）微小電圧信号または微小電流信号を取扱う微小信
   号回路系と、大電力信号を取扱う大電力信号回路系とが
   同一チップ上に搭載されてなる半導体集積回路装置にお
   いて、 上記微小信号回路系と大電力信号回路系とに電源電圧を
   個別に供給するための供給電源電圧ライン及びグランド
   ラインを各回路部毎に備えたことを特徴とする半導体集
   積回路装置。
2. （２）上記微小信号回路系または大電力信号回路系の少
   なくとも一方が複数の機能ブロックから構成されており
   、 該各機能ブロックには上記供給電源電圧ライン及びグラ
   ンドラインが個別に設けられていることを特徴とする特
   許請求の範囲第１項記載の半導体集積回路装置。
3. （３）上記複数の機能ブロックまたは回路系には、それ
   にバイアス電流を与えるバイアス回路が各機能ブロック
   または各回路系毎に独立して設けられており、 各バイアス回路はこれに対応する上記個別に設けられた
   供給電源電圧ライン及びグランドラインにそれぞれ接続
   されていることを特徴とする特許請求の範囲第１項また
   は第２項記載の半導体集積回路装置
4. （４）上記各機能ブロックまたは各回路系毎に設けられ
   たバイアス回路は、装置全体の基準バイアスを与える基
   準バイアス回路内のミラー回路の出力に各々接続されて
   いることを特徴とする特許請求の範囲第１項または第３
   項のいずれかに記載の半導体集積回路装置。
5. （５）上記基準バイアス回路の電流値を設定するための
   回路構成素子のパターンレイアウトは、装置の電源端子
   又はアース端子のボンディングパットの最近傍のチップ
   部分に配置されていることを特徴とする特許請求の範囲
   第１項ないし第４項のいずれかに記載の半導体集積回路
   装置。