JPH0225112A - 位相同期検出回路 - Google Patents
位相同期検出回路Info
- Publication number
- JPH0225112A JPH0225112A JP63173652A JP17365288A JPH0225112A JP H0225112 A JPH0225112 A JP H0225112A JP 63173652 A JP63173652 A JP 63173652A JP 17365288 A JP17365288 A JP 17365288A JP H0225112 A JPH0225112 A JP H0225112A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- controlled oscillator
- voltage controlled
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は局部発振器などに用いる位相同期発振器の位相
同期検出回路に関するものである。
同期検出回路に関するものである。
（従来の技術）
従来の位相同期検出回路は第３図に示すような構成であ
った。同図において、入力端子２１に加えられる入力信
号と電圧制御発振器２２の出力を位相比較器２３により
位相比較し、位相比較器２３の出力を分岐して一方のル
ープフィルタ２４に入力し、他方は掃引発振ｓ２５に入
力し、ループフィルタ２４の出力と掃引発振器２５の出
力を結合して、電圧制御発振器２２に入力してループを
構成し、電圧制御発振器２２の出力を三分岐して、帯域
フィルタ２６と位相比較器２３と発振出力端子２７に入
力し、帯域フィルタ２６の出力を振幅検波器２８に入力
し、振幅検波器２８の出力をレベル判定器２９に入力し
、位相同期検出信号をレベル判定器２９の同期検出信号
端子３０から得ていた。
った。同図において、入力端子２１に加えられる入力信
号と電圧制御発振器２２の出力を位相比較器２３により
位相比較し、位相比較器２３の出力を分岐して一方のル
ープフィルタ２４に入力し、他方は掃引発振ｓ２５に入
力し、ループフィルタ２４の出力と掃引発振器２５の出
力を結合して、電圧制御発振器２２に入力してループを
構成し、電圧制御発振器２２の出力を三分岐して、帯域
フィルタ２６と位相比較器２３と発振出力端子２７に入
力し、帯域フィルタ２６の出力を振幅検波器２８に入力
し、振幅検波器２８の出力をレベル判定器２９に入力し
、位相同期検出信号をレベル判定器２９の同期検出信号
端子３０から得ていた。
（発明が解決しようとする課Ｍ）
上記、従来の構成では、同期が外れたときの電圧制御発
振器の周波数の中心周波数からの偏位が小さい場合、帯
域フィルタの帯域を狭くすることは限界があるため、同
期が外れたときでも電圧制御発振器の周波数が帯域フィ
ルタの帯域内にあり。
振器の周波数の中心周波数からの偏位が小さい場合、帯
域フィルタの帯域を狭くすることは限界があるため、同
期が外れたときでも電圧制御発振器の周波数が帯域フィ
ルタの帯域内にあり。
同期状態との判別が困難になる欠点があった。
本発明の目的は、従来の欠点を解消し１位相同期状態を
確実に検出できる位相同期検出回路を提供することであ
る。
確実に検出できる位相同期検出回路を提供することであ
る。
（課麗を解決するための手段）
本発明の位相同期検出回路は、入力信号と電圧制御発振
器の出力とを位相比較し、その位相比較した出力を分岐
し、一方はループフィルタに入力し、他方は掃引発振器
に入力し、そのループフィルタの出力と掃引発振器出力
を結合したのち三分岐し、前記電圧制御発振器と第１の
レベル判定器と振幅検波器に入力し、この振幅検波器の
出力を第２のレベル判定器に入力し、この第２のレベル
判定器の出力と第１のレベル判定器の出力との論理積か
ら位相同期検出信号を得るように構成した弔−電源を用
いたものである。
器の出力とを位相比較し、その位相比較した出力を分岐
し、一方はループフィルタに入力し、他方は掃引発振器
に入力し、そのループフィルタの出力と掃引発振器出力
を結合したのち三分岐し、前記電圧制御発振器と第１の
レベル判定器と振幅検波器に入力し、この振幅検波器の
出力を第２のレベル判定器に入力し、この第２のレベル
判定器の出力と第１のレベル判定器の出力との論理積か
ら位相同期検出信号を得るように構成した弔−電源を用
いたものである。
（作 用）
本発明によれば、同期状態では電圧制御発振器の制御電
圧が電源電圧より低いある直流値であることを第１のレ
ベル判定器および第２のレベル判定器で判定する。非同
期状態では電圧制御発振器の制御電圧が電源電圧に振り
切れていれば第１のレベル判定器で判定し、電圧制御発
振器の制御電圧が電圧値Ｏであれば第２のレベル判定器
で判定し、掃引状態であれば振幅検出器で検波したのち
第２のレベル判定器で判定する。このように電圧制御発
振器の制御電圧のレベルにより同期状態を判定するため
位相同期状態の検出が確実にできる。
圧が電源電圧より低いある直流値であることを第１のレ
ベル判定器および第２のレベル判定器で判定する。非同
期状態では電圧制御発振器の制御電圧が電源電圧に振り
切れていれば第１のレベル判定器で判定し、電圧制御発
振器の制御電圧が電圧値Ｏであれば第２のレベル判定器
で判定し、掃引状態であれば振幅検出器で検波したのち
第２のレベル判定器で判定する。このように電圧制御発
振器の制御電圧のレベルにより同期状態を判定するため
位相同期状態の検出が確実にできる。
（実施例）
本発明の一実施例を第１図および第２図に基づいて説明
する。
する。
第１図は本発明の位相同期検出回路のブロック図である
。同図において、１は位相比較器で、入力端子２に加え
られる入力信号と電圧制御発振器３の出力とを位相比較
する。４はループフィルタで、位相比較器１の出力より
雑音や高周波成分を除いた信号を得る。５は掃引発振器
で掃引信号を電圧制御発振器３に与える。６は第１のレ
ベル判定器で、電圧制御発振器３の制御電圧が＊＊＊圧
に振り切れていればロウ、電圧制御発振器３の制御電圧
が１１ｔ源電圧より低い電圧ならばハイを出力する６７
は振幅検波器で基準電圧Ｖ ｙｓｆｌより低い電圧の振
幅検波をする。基準電圧Ｖ ｒ ｅ ４ ｘは振幅検波
器７のバイアス電圧である。８は第２のレベル判定器で
あり、振幅検波器７の出力が基準電圧Ｖ １ｍ４２より
低ければロウ、基準電圧Ｖ ｒ ＊ ｌ ｇ以上の電圧
であればハイを出力する。基準電圧Ｖ ｒ＠１２は第２
のレベル判定器８のバイアス電圧であり、基準電圧Ｖ
ｒ ａ ４ ＊は基準電圧Ｖ ｒｍ４ｘより低い電圧値
に設定する。９はＡＮＤ回路であり、第１のレベル判定
器６の出力と第２のレベル判定器８の出力との論理積を
出力する。１０は同期検出信号端子であり、１１は発振
出力端子である。
。同図において、１は位相比較器で、入力端子２に加え
られる入力信号と電圧制御発振器３の出力とを位相比較
する。４はループフィルタで、位相比較器１の出力より
雑音や高周波成分を除いた信号を得る。５は掃引発振器
で掃引信号を電圧制御発振器３に与える。６は第１のレ
ベル判定器で、電圧制御発振器３の制御電圧が＊＊＊圧
に振り切れていればロウ、電圧制御発振器３の制御電圧
が１１ｔ源電圧より低い電圧ならばハイを出力する６７
は振幅検波器で基準電圧Ｖ ｙｓｆｌより低い電圧の振
幅検波をする。基準電圧Ｖ ｒ ｅ ４ ｘは振幅検波
器７のバイアス電圧である。８は第２のレベル判定器で
あり、振幅検波器７の出力が基準電圧Ｖ １ｍ４２より
低ければロウ、基準電圧Ｖ ｒ ＊ ｌ ｇ以上の電圧
であればハイを出力する。基準電圧Ｖ ｒ＠１２は第２
のレベル判定器８のバイアス電圧であり、基準電圧Ｖ
ｒ ａ ４ ＊は基準電圧Ｖ ｒｍ４ｘより低い電圧値
に設定する。９はＡＮＤ回路であり、第１のレベル判定
器６の出力と第２のレベル判定器８の出力との論理積を
出力する。１０は同期検出信号端子であり、１１は発振
出力端子である。
次に動作を説明する。まず位相同期回路が同期状態にあ
るとき、同期状態を検出する。すなわち同期状態である
ので電圧制御発振器３の制御電圧はｏｖと電源電圧の間
の直流値をとり、第１のレベル判定器６の出力はハイと
なる。また振幅検波器７の出力は基準電圧Ｖ ｒ ＠
ｌ□になり、第２のレベル判定器８の出力はハイになる
。したがってＡＮＤ回路９の出力ハイが位相同期検出信
号となる。
るとき、同期状態を検出する。すなわち同期状態である
ので電圧制御発振器３の制御電圧はｏｖと電源電圧の間
の直流値をとり、第１のレベル判定器６の出力はハイと
なる。また振幅検波器７の出力は基準電圧Ｖ ｒ ＠
ｌ□になり、第２のレベル判定器８の出力はハイになる
。したがってＡＮＤ回路９の出力ハイが位相同期検出信
号となる。
つぎに位相同期回路が非同期状態にあるときは、次の三
つの状態がある。第一に電圧制御発振器３が掃引状態に
あるとき、第二に電圧制御発振器３の出力周波数が中心
周波数より高い方に振り切れたとき、第三に電圧制御発
振器３の出力周波数が中心周波数より低い方に振り切れ
たときである。
つの状態がある。第一に電圧制御発振器３が掃引状態に
あるとき、第二に電圧制御発振器３の出力周波数が中心
周波数より高い方に振り切れたとき、第三に電圧制御発
振器３の出力周波数が中心周波数より低い方に振り切れ
たときである。
まず第一に電圧制御発振器３が掃引状態にあるときは、
電圧制御発振器３の制御電圧は第２図（ａ）に示すよう
に鋸歯状の波形となる。したがって、振幅検波器７の出
力は第２図（ｂ）に示すように、基＊′Ｋｉ圧Ｖ ｒ
＊ ｆ ２より低い電圧となる。したがって、第２のレ
ベル判定器７の出力はロウになり、ＡＮＤ回路９の出力
ロウが位相同期検出信号となる。
電圧制御発振器３の制御電圧は第２図（ａ）に示すよう
に鋸歯状の波形となる。したがって、振幅検波器７の出
力は第２図（ｂ）に示すように、基＊′Ｋｉ圧Ｖ ｒ
＊ ｆ ２より低い電圧となる。したがって、第２のレ
ベル判定器７の出力はロウになり、ＡＮＤ回路９の出力
ロウが位相同期検出信号となる。
第二に電圧制御発振器３の出力周波数が中心周波数より
高い方に振り切れたときは、’ｌ’！圧制御発振器３の
制御電圧は電源電圧になる。したがって第１のレベル判
定器６の出力はロウとなる。また振幅検波器７の出力は
基準電圧Ｖ ｒ＊４ｘとなる。したがって第２のレベル
判定器８の出力はハイとなリ、ＡＮＤ回路９の出力ロウ
が位相同期検出信号となる。
高い方に振り切れたときは、’ｌ’！圧制御発振器３の
制御電圧は電源電圧になる。したがって第１のレベル判
定器６の出力はロウとなる。また振幅検波器７の出力は
基準電圧Ｖ ｒ＊４ｘとなる。したがって第２のレベル
判定器８の出力はハイとなリ、ＡＮＤ回路９の出力ロウ
が位相同期検出信号となる。
第三に電圧制御発振器３の出力周波数が中心周波数より
低い方に振り切れたときは、電圧制御発振器３の制御電
圧はＯｖとなる。したがって、第１のレベル判定器６の
出力はハイとなる。また振幅検波器７の出力は基準電圧
Ｖ ｒ ｅ ｆ ＊より低い電圧となる。したがって、
ＡＮＤ回路９の出力ロウが位相同期検出信号となる。
低い方に振り切れたときは、電圧制御発振器３の制御電
圧はＯｖとなる。したがって、第１のレベル判定器６の
出力はハイとなる。また振幅検波器７の出力は基準電圧
Ｖ ｒ ｅ ｆ ＊より低い電圧となる。したがって、
ＡＮＤ回路９の出力ロウが位相同期検出信号となる。
以上のように、同期状態のときはハイ、非同期状態のと
きはロウの位相同期検出信号が得られる。
きはロウの位相同期検出信号が得られる。
（発明の効果）
本発明によれば、同期状態でも非同期状態でも、位相同
期検出信号が確実に得られ、その実用上の効果は極めて
大である。
期検出信号が確実に得られ、その実用上の効果は極めて
大である。
第１図は本発明の一実施例における位相同期検出回路の
ブロック図、第２図は同振幅検波器の入出力信号の波形
図、第３図は従来の位相同期検出回路のブロック図であ
る。 １ ・・・位相比較器、 ２・・・入力端子。 ３・・・電圧制御発振器、 ４ ・・・ループフィルタ
、 ５・・・掃引発振器、 ６・・・第１のレベル判定
器、 ７・・・振幅検波器、８・・・第２のレベル判定
器、 ９ ・・・ＡＮＤ回路、１０・・・同期検出信号
端子、１１・・・発振出力端子。 特許出願人 松下電器産業株式会社 第 図 十Ｖｃｃ −−−−−−−−−−−−−−−−（ｂ） ＋Ｖｃｃ −−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−Ｖｒｅず２□ｔ ０−一−−−−−一−−−−−−−−
ブロック図、第２図は同振幅検波器の入出力信号の波形
図、第３図は従来の位相同期検出回路のブロック図であ
る。 １ ・・・位相比較器、 ２・・・入力端子。 ３・・・電圧制御発振器、 ４ ・・・ループフィルタ
、 ５・・・掃引発振器、 ６・・・第１のレベル判定
器、 ７・・・振幅検波器、８・・・第２のレベル判定
器、 ９ ・・・ＡＮＤ回路、１０・・・同期検出信号
端子、１１・・・発振出力端子。 特許出願人 松下電器産業株式会社 第 図 十Ｖｃｃ −−−−−−−−−−−−−−−−（ｂ） ＋Ｖｃｃ −−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−Ｖｒｅず２□ｔ ０−一−−−−−一−−−−−−−−
Claims (1)
- 入力信号と電圧制御発振器の出力とを位相比較し、その
位相比較した出力を分岐し、一方はループフィルタに入
力し、他方は掃引発振器に入力し、前記ループフィルタ
の出力と、前記掃引発振器出力を結合したのち三分岐し
、前記電圧制御発振器と第１のレベル判定器と振幅検波
器に入力し、前記振幅検波器の出力を第２のレベル判定
器に入力し、前記第２のレベル判定器の出力と、前記第
１のレベル判定器の出力との論理積から位相同期検出信
号を得るように構成した単一電源を用いたことを特徴と
する位相同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173652A JPH0225112A (ja) | 1988-07-14 | 1988-07-14 | 位相同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173652A JPH0225112A (ja) | 1988-07-14 | 1988-07-14 | 位相同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225112A true JPH0225112A (ja) | 1990-01-26 |
Family
ID=15964585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173652A Pending JPH0225112A (ja) | 1988-07-14 | 1988-07-14 | 位相同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225112A (ja) |
-
1988
- 1988-07-14 JP JP63173652A patent/JPH0225112A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| KR940023208A (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
| EP0378190A3 (en) | Digital phase locked loop | |
| JPH0225112A (ja) | 位相同期検出回路 | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| US5099213A (en) | Phase-locked oscillator with phase lock detection circuit | |
| JPH022218A (ja) | 位相同期検出回路 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPH0344112A (ja) | Ｐｌｏ回路 | |
| JPH0379888B2 (ja) | ||
| JPS5936428A (ja) | 位相同期装置 | |
| US5686865A (en) | Phase synchronous circuit | |
| JPS59225617A (ja) | 位相同期回路 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPS6449176A (en) | Pll circuit | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JP2503619B2 (ja) | フエ―ズロツクル―プ装置 | |
| JPH0635549Y2 (ja) | 位相同期受信機 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPS62200823A (ja) | 位相同期発振器の周波数ドリフト検出回路 | |
| JPH02124639A (ja) | シンセサイズド信号発生装置 | |
| JPS59196627A (ja) | 位相ロツクドル−プ | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ |