JPH02246214A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02246214A
JPH02246214A JP6788689A JP6788689A JPH02246214A JP H02246214 A JPH02246214 A JP H02246214A JP 6788689 A JP6788689 A JP 6788689A JP 6788689 A JP6788689 A JP 6788689A JP H02246214 A JPH02246214 A JP H02246214A
Authority
JP
Japan
Prior art keywords
layer
tin
substrate
tin layer
reduced pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6788689A
Other languages
English (en)
Inventor
Hideki Ono
秀樹 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6788689A priority Critical patent/JPH02246214A/ja
Publication of JPH02246214A publication Critical patent/JPH02246214A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体装置の電極の製造方法に関し、 半導体装置の電極のバリア層として形成するTiN層に
充分なバリア性を確保しながら歩留りを向上させ、かつ
製造時の工数を低減するすることを目的とし、 電極を形成するためのコンタクトホールを形成した基板
にTi層を減圧状態でスパッタリングにより形成し、次
いで基板を減圧状態を保持したままN2雰囲気中で加熱
することにより該Ti層上にTiN層を形成し、次いで
該TiN層上にアルミ層を形成した後、前記Ti層、T
iN層及びアルミ層を所定のパターンにエツチングする
ように構成する。
[産業上の利用分野] この発明は半導体装置の電極の製造方法に関するもので
ある。
半導体装置の電極は基板上に形成された素子に対しTi
で形成されるコンタクト朦及びTiNで形成されるバリ
ア層を介してアルミの配線層が接続されている。このコ
ンタクト層は通常スパッタリングにより形成され、バリ
ア層はスパッタリングあるいは窒素雰囲気中における加
熱処理で形成されている。
[従来の技術] 従来の電極の製造工程を第3図に従って説明すると、同
図(a>に示すように素子1が形成された基板2上に5
i02膜による絶縁層3を形成し、その絶縁膜3の素子
1形成位置にコンタクトホール4を形成する0次いで、
絶縁層3上及びコンタクトホール4内にコンタクト層と
してTi層5をスパッタリングにより形成し、同図(b
)に示すようにその上にバリア層としてTiN層6をス
パッタリングにより形成する。そして、第3図(C)に
示すようにTiN層6上に配線層としてアルミ層7を形
成した後、そのアルミ層7、TiN層6及びTi層5を
同時にパターニングすることにより多数のコンタクトホ
ール4を接続する配線パターンが形成される。
また、従来の電極の他の製造工程を第2図に従って説明
すると、第2図(a)に示すようにまず前記製造工程と
同様に素子1が形成された基板2上に5i02膜による
絶縁層3を形成し、その絶縁層3の素子1形成位置にコ
ンタクトホール4を形成し、絶縁層3上及びコンタクト
ホール4内にコンタクト層としてTi層5をスパッタリ
ングにより形成する。そして、この基板2をN2雰囲気
中で600〜900℃で加熱してTiN層8を形成する
。そして、その後は前記製造工程と同一の過程により所
定の配線パターンを形成する。
[発明が解決しようとする課!!i] ところが、上記第3図の製造工程による電極構造ではT
iN層6を所望の組成に制御することが困誼であるとと
もに、コンタクトホール4の底隅部での膜厚が薄くなっ
て充分なバリア性を確保できないことがある。また、ス
パッタリングの際にチャンバー内壁に付着するTiNが
剥がれ落ちて基板2に付着するパーティクルとなり、こ
のパーティクルがこの基板2から製造される半導体装置
の歩留りを低下させる原因となる。
一方、上記第2図の製造工程によるt極楕遺では、高熱
で加熱されて形成されたTiN層8はバリア性に優れて
いるが、その高熱処理により基板2に変型が生じたり、
あるいは素子1の特性が低下する等の問題点がある。ま
た、Ti層5のスパッタリングの後に加熱処理を行な、
う必要があるので、スパッタリング装置から加熱炉に移
送するための工数が増加するという問題点もある。
この発明の目的は、半導体装置のtiのバリア層として
形成するTiN層に充分なバリア性を確保しながら歩留
りを向上させ、かつ製造時の工数を低減することができ
る半導体装置の製造方法を提供するにある。
[課順を解決するための手段] 上記目的は、電極を形成するためのコンタクトホールを
形成した基板にTi層を減圧状態でスパッタリングによ
り形成し、次いで基板を減圧状態を保持したままN2雰
囲気中で加熱する・ことにより該Ti層上にTiN層を
形成し、次いで該TiN層上にアルミ層を形成した後、
前記Ti層、TiN層及びアルミ層を所定のパターンに
エツチングする半導体装置の製造方法により達成される
[作用] 第一のチャンバーでTi層がスパッタリングにより形成
された後、基板は大気中に取出すことなく第二のチャン
バーに移送されて加熱されるため、低温及び低圧状態で
もTiN層が形成される。このため、基板の変型や素子
の特性劣化が防止され、TiNのスパッタリングに起因
するパーティクルの発生が防止される。
[実施例] 以下、この発明を具体化した一実施例を第1図及び第2
図に従って説明する。
この実施例の!極製造方法では第1図に示す電極製造装
置9で電極を形成する。すなわち、その電極製造装置9
は第一、第二及び第三のチャンバー10.11.12か
ら構成され、各チャンバー10.11.12間には扉1
3.14が配設されている。第一のチャンバー10には
真空ポンプ15がストップ弁16及び流量調節弁17を
介して接続され、吸入孔18には外部がらArガスが供
給される。また、同第−のチャンバー10内には電極1
9に支持されなTiターゲット2oとヒータ21が配設
されている。
第二のチャンパート1には第一のチャンバー10と同じ
く真空ポンプ15がストップ弁16及び流量調節弁17
を介して接続され、吸入孔18には外部から若干の02
を含むN2ガスが供給される。また、同第−のチャンバ
ー10内には加熱ランプ22とヒータ21が配設されて
いる。
第三のチャンバー12には同じく真空ポンプ15がスト
ップ弁16及び流量調節弁17を介して接続され、吸入
孔18には外部からA「ガスが供給される。また、同第
−のチャンバー10内には電極19に支持されたAJl
ターゲット23とヒータ21が配設されている。
このように構成された電極製造装置9で電極を製造する
には、第2図(a>に示すように、まず基板2上に素子
1を形成し、その素子1上において絶縁層3にコンタク
トホール4を形成した後、その基板2のコンタクトホー
ル4上に電極製造装置9で電極を形成する。その製造過
程を説明すると、コンタクトホール4が形成された前記
基板2をまず第一のチャンバー10内に移送する。そし
て、第一のチャンバー10内に移送された基板2は減圧
されたA「雰囲気中においてヒータ21で加熱されなが
ら第2図(a)に示すTi層5がスパッタリングにより
形成される。
次いで、基板2を第二のチャンバー11に移送し、減圧
状態を保持したまま、若干の02を含むN2中で加熱処
理して第2図(b)に示す718層8を形成する。その
加熱条件は、1〜101tOrrの雰囲気圧力において
100〜600℃の温度で60〜300秒間加熱する。
次いで、基板2を第三のチャンバー12に移送し、減圧
状態のA「雰囲気中においてヒータ21で加熱しながら
アルミ層をスパッタリングにより形成した後、基板2を
電極製造装置9から排出する。そして、この後そのアル
ミ層、前記TiN層8及びTi層5を同時にバターニン
グすることにより多数のコンタクトホール4を接続する
配線パターンが形成される。
さて、上記のような電極製造装置9による電極製造過程
では第一のチャンバー10でTi層5をスパッタリング
した後に第二のチャンバー11で連続して加熱処理をし
て718層8を形成している。すなわち、スパッタリン
グ直後のTi層5の表層は活性状態にあるため、第二の
チャンツク−11に移送された基板2のTi層5は比較
的低温かつ低圧状態でも雰囲気中のN2をを取込んで7
18層8となる。そして、雰囲気中のN2には若干の0
2が混入されているので、718層8の組成が向上する
従って、上記製造過程では基板2上にTi層5をスパッ
タリングした後、加熱処理により718層8が形成され
るので、チャンバー内壁にTiNが付着することはなく
なり、この結果歩留りが向上する。そして、718層8
は低温による加熱処理で形成することができるので、基
板2の変型あるいは素子1の特性劣化が生じることもな
!T1゜また、Ti層5.718層8及びアルミ層の形
成を同一の電極製造装置9で形成することができるので
、工数を削減することもできる。
[発明の効果] 以上詳述したように、この発明は半導体装置のt′lf
1のバリア層として形成するTiN層に充分なバリア性
を確保しながら歩留りを向上させ−かつ製造時の工数を
低減することができる半導体装置の製造方法を提供する
ことができる優れた効果を発揮する。
【図面の簡単な説明】
第1図はこの発明を具体化する電極製造装置の概略図、
第2図は電極製造過程を示す断面図、第3図は従来の電
極製造過程を示す断面図である。 図中、2は基板、4はコンタクトホール、5はTi層、
8はTiN層である。 第2図 電極の1遁過裡を示す断面図 (a) 第 図 1!図面無し くb) (c)

Claims (1)

    【特許請求の範囲】
  1. 1、電極を形成するためのコンタクトホールを形成した
    基板にTi層を減圧状態でスパッタリングにより形成し
    、次いで基板を減圧状態を保持したままN_2雰囲気中
    で加熱することにより該Ti層上にTiN層を形成し、
    次いで該TiN層上にアルミ層を形成した後、前記Ti
    層、TiN層及びアルミ層を所定のパターンにエッチン
    グすることを特徴とする半導体装置の製造方法。
JP6788689A 1989-03-20 1989-03-20 半導体装置の製造方法 Pending JPH02246214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6788689A JPH02246214A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6788689A JPH02246214A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02246214A true JPH02246214A (ja) 1990-10-02

Family

ID=13357827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6788689A Pending JPH02246214A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02246214A (ja)

Similar Documents

Publication Publication Date Title
JPH05239637A (ja) 集積回路製造のための改良された材料蒸着方法
JPH03218680A (ja) 半導体記憶装置とその製造方法
JP2524091B2 (ja) 金属プラグ製造方法
JP2000216350A (ja) 強誘電体記憶素子の製造方法
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPH02246214A (ja) 半導体装置の製造方法
JPH029450B2 (ja)
JPH10261596A (ja) 半導体装置の製造方法
JPH03169010A (ja) 半導体装置の製造方法
KR0156216B1 (ko) 박막트랜지스터 제조방법
JP2592281B2 (ja) 半導体装置の製造方法
JPH0689941A (ja) 半導体装置及びその製造方法
JPH06268084A (ja) 半導体装置の製造方法
US6444585B1 (en) Method for manufacturing semiconductor device capable of expelling argon gas
JPH0499325A (ja) 半導体装置の製造方法
JPH04273439A (ja) 半導体装置およびその製造方法
JPH0337857B2 (ja)
JPS5826659B2 (ja) 半導体装置の電極形成法
JPH10335597A (ja) 容量素子を有する半導体装置およびその製造方法
JPS5886744A (ja) 半導体集積回路装置
JPS639952A (ja) 半導体装置の製造方法
JPH02222539A (ja) パッシベーション膜の製造方法
JPS6249735B2 (ja)
JP2001177112A (ja) 半導体装置の配線取り出し構造