JPH0224472B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、検査装置に関し、例えば各種のゲ
ート回路、論理演算回路レジスタ等によつて構成
される、いわゆるランダムロジツク回路用の検査
装置に関する。

従来のランダムロジツク回路用の検査装置にお
いては、一般にランダムロジツク回路の電源投入
後における内部状態が不定となるため、同時に複
数個の機能試験（フアンクシヨンテスト）を行な
うことができなかつた。

なお、検査装置としては、例えば特開昭53−
80975号に示されているものが公知である。

この発明は、複数個のランダムロジツク回路の
機能試験を同時に行なうことができる検査装置を
提供するためになされた。

また、この発明は、上記複数個の機能試験を同
時に行なうにあたつて、判定結果を合理的に処理
できる検査装置を提供するためになされた。

この発明の一実施例は、複数個の検査回路に対
して、それぞれ独立にクロツクパルスの印加、停
止を行なうクロツクパルス供給回路と、被検査回
路の内部論理状態を検出すモニタ出力を入力とし
て機能試験を開始するにあたつての初期値検出回
路とにより、複数の被検査回路をそれぞれ独立し
て初期値に設定するものとし、すべての被検査回
路を初期値に設定した後、パターン発生回路によ
り共通に被検査回路へのパターン信号を入力して
機能試験を行なうようにするものである。

また、この発明の他の実施例は、上記機能試験
の判定結果を一個のフエイルレジスタに並列に入
力し、このフエイルレジスタと同一ビツト数の各
被検査回路に応じて設けられたレジスタを設け、
このレジスタに判定出力のみを得るマスクパター
ンを書き込み、フエイルレジスタ出力と、上記各
被検査回路に対応して設けられたレジスタの出力
とを論理ゲート回路を介して所要の判定出力のみ
を得ようとするものである。

以下、実施例により、この発明を具体的に説明
する。

第１図は、この発明の一実施例を示すブロツク
図である。

１は、パターン発生回路であり、機能試験のた
めの入力パターン信号を形成し、データバス
BUS₁を通して、複数の被検査回路であるランダ
ムロジツク回路３ａ〜３ｄに同時に入力し、この
入力パターン信号に対する期待値パターンを形成
し、データバスBUS₂を通して出力判定回路６ａ
〜６ｄに共通に送出するものである。

２は、クロツクパルス発生回路であり、この実
施例においては、被検査回路３ａ〜３ｄの検査開
始にあたつての内部論理状態を初期値を設定する
ため、上記各検査回路３ａ〜３ｄへのクロツクパ
ルスφ_a〜φ_dは、それぞれ独立して印加、停止す
るようにするものである。

そして、上記被検査回路３ａ〜３ｄの内部論理
状態を検出する所定の出力をモニタ出力として、
それぞれ初期値検出回路４ａ〜４ｄに入力するも
のである。

この初期値検出回路４ａ〜４ｄの検出出力によ
り、クロツクパルス制御回路５を介して、初期値
に設定されたタイミングで、対応する被検査回路
３ａ〜３ｄへのクロツクパルスφ_a〜φ_dの印加を
一時的に停止させるものである。

一方、上記被検査回路３ａ〜３ｄの上記入力パ
ターン信号に対する出力信号（上記モニタ出力と
して用いた出力をも含む）を上記出力判定回路６
ａ〜６ｄに送出する。

上記出力判定回路６ａ〜６ｄの出力は、一個の
フエイルレジスタ７に並列的に入力する。

このフエイルレジスタ７と同一ビツト数を有し
上記被検査回路３ａ〜３ｄに対応して設けられた
レジスタ８ａ〜８ｄを用意しておき、このレジス
タ８ａ〜８ｄには、フエイルレジスタ７に入力さ
れた対応する被検査回路の判定出力のみを読み出
すために、例えば、対応する判定出力が書き込ま
れているビツト（桁）のビツトを“１”とし、他
を“０”とするマスク信号パターンを書き込むも
のである。

上記フエイルレジスタ７の出力と、上記各レジ
スタ８ａ〜８ｄの出力とをANDゲート回路Ga〜
Gdに入力して、被検査回路３ａ〜３ｄの判定出
力を分離して読み出すものである。

以上構成の検査装置の動作は、次に説明する。

被検査回路３ａ〜３ｄへの電源供給後、この内
部論理状態を初期値に設定するため、クロツクパ
ルス発生回路２により各クロツクパルスφ_a〜φ_d
を入力し、モニタ出力で初期値設定を検出したも
のから順に、クロツクパルスの印加を停止して、
すべての被検査回路３ａ〜３ｄについて初期値が
設定されるまで、先に上記初期値に設定された被
検査回路へのクロツクパルスの印加を停止するも
のである。

このようにして、すべての被検査回路３ａ〜３
ｄの初期値を設定した後は、これらの被検査回路
を同期して動作させることができるため、換言す
れば、複数個の被検査回路であつても１個の被検
査回路とみなすことができるので、機能試験のた
めの入力パターン信号を共通に入力して動作させ
ることができ、これに対する期待値も同様に用い
ることができる。

したがつて、ランダムロジツク回路を複数個同
時に機能試験を行なうことができるため、検査効
率の大幅な向上を図ることができる。例えば、被
検査回路をｎ個とすれば、従来の１／ｎに検査時
間を短縮することができる。

上記並列機能試験によつて得られた判定結果は
フエイルレジスタに入力して、各被検査回路に応
じたマスク用のレジスタとの比較により各検査結
果を得るものである。例えば、被検査回路３ａの
判定出力がフエイルレジスタ７の第３，４，８，
９桁のビツトに入力された場合には、レジスタ８
ａの第３，４，８，９桁のビツトを“１”とし
て、他を“０”とし、上記フエイルレジスタ７の
出力とレジスタ８ａの出力とを同期させて直列に
ゲート回路Gaに入力することにより、上記フエ
イルレジスタ７からの他の回路の判定出力は、レ
ジスタ８ａの出力が“０”となつて、マスクする
ものであるため、上記被検査回路３ａの判定出力
のみを読み出すことができる。

他のレジスタ８ｂ〜８ｄとフエイルレジスタ７
との関係も同様である。

このようにすることにより、被検査回路の品種
が異なつた場合においても、上記判定回路６ａ〜
６ｄとフエイルレジスタ７との関係を固定できる
ものとなり、検査装置のハードウエアの変更なし
に上記レジスタ８ａ〜８ｄのマスクパターンの変
更によるソフトウエアにより判定結果を得ること
ができる。

すなわち、判定出力数の異なるもの、ピン配置
の異なるものについて、マスクパターンの変更に
より任意の判定出力を得ることができるからであ
る。

したがつて、判定回路、マスク用レジスタの数
の範囲内の被検査回路の並列機能試験が可能とな
り、検査装置の汎用性を高めることができる。

この判定結果の分離回路は、例えば、第２図に
示すような直流試験の判定結果にも適用できるも
のである。

測定条件設定回路１０により形成した直流試験
（直流リークテスト）信号を試験ユニツト９ａ〜
９ｄに入力して、スキヤニングリレー回路１１を
介して、順次被検査回路３ａ〜３ｄの直流試験を
行ない、その結果を前記フエイルレジスタ７の直
流判定出力部７′に入力するものである。

そして、上記各被検査回路３ａ〜３ｄに対応し
て設けたレジスタ（図示せず）を用いて、各被検
査回路３ａ〜３ｄの判定結果を分離して読み出す
ことができるものである。

この発明は、前記実施例に限定されず、例えば
入力パターン信号用のデータバスと、期待値間の
データバスとを共通して、時分割により両者の信
号を伝送するものであつてもよい。

また、ランダムロジツク回路を同期させるため
の回路と、判定出力をフエイルレジスタ、及びマ
スク用のレジスタを用いて読み出す回路とは、そ
れぞれ単独に利用するものであつてもよい。

【図面の簡単な説明】

第１図、第２図は、それぞれこの発明の一実施
例を示すブロツク図である。 １……パターン発生回路、２……クロツクパル
ス供給回路、３ａ〜３ｄ……被検査回路、４ａ〜
４ｄ……初期値検出回路、５……クロツクパルス
制御回路、６ａ〜６ｄ……判定回路、７……フエ
イルレジスタ、８ａ〜８ｄ……レジスタ、９ａ〜
９ｄ……試験ユニツト、１０……測定条件設定回
路、１１……スキヤニングリレー回路。

Claims (1)

1. 【特許請求の範囲】 １ 被検査回路に対して入力条件を設定すること
   により該被検査回路より形成された出力と、上記
   入力条件に応じた期待値とを受け、これを比較し
   て判定出力を形成する判定回路と、 上記判定出力のうちの検査に供されるべき判定
   出力を指示するマスクパターンが書き込まれるレ
   ジスタと、 上記判定出力と上記レジスタに書き込まれたマ
   スクパターンとを受け、上記判定出力のうちの上
   記マスクパターンに対応した判定出力を検査に供
   すべき判定出力として選択するゲート手段と、 を備えてなり、 異なる品種の被検査回路に対し上記レジスタに
   書き込むマスクパターンを変更するようになすこ
   とによつて、かかる異なる品種の被検査回路に対
   し上記判定回路とレジスタとゲート手段とを共通
   使用できるようにしてなる、 ことを特徴とする検査回路。 ２ 上記判定手段の出力を入力とするフエールレ
   ジスタを介して上記判定手段の出力が上記ゲート
   手段に供給されるようにされてなることを特徴と
   する特許請求の範囲第１項記載の検査装置。