JPH02243012A - 単安定マルチバイブレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はトリガパルスよりＣＲの時定数にてパルス巾
を決定する単安定マルチバイブレーク回路に関するもの
である。

〔従来の技術〕

第２図は従来の単安定マルチバイブレーク回路を示す回
路である０図において、ｉｌｌ、　（２）はバイポーラ
製造によるインジェクシッン２インチグレイテッドロジ
ック（以下、ＩｒＬと呼ぶ）ゲート、（３）はコンデン
サの電荷を放電させるためのｎｐｎトランジスタ、（４
）はｎｐｎトランジスタを駆動させるための定電流源、
（５）はコンパレータの基準電圧源、（６）は時定数を
きめるＣＲの電圧源、＋７１．　（８１は特定数のため
コンデンサＣと抵抗Ｒ、（９１はコンパレータ、Ａ１は
トリガパルス入力端子、Ｅｌは出力であり、Ｂｌ、ＣＩ
、ＤＩは各接続点である。

次に動作について説明する。単安定マルチバイブレータ
回路の機能をバイポーラ構造１１Ｌゲートとトランジス
タ、コンパレータで構成したものである。動作を第３図
のタイムチャートに従って説明する。第２図のＡｔの端
子に第３図のＡ１のような入力信号が入ってくると立上
がりのエツジ信号を受けたＦＩＬゲート（１１の出力Ｅ
１は“Ｈ”となりＢｌも“Ｈｏとなる。Ｂ１が“Ｈ”と
なるとＩＩＬゲート（２）の出力は“Ｌ”となり、接続
点Ｃ１も“Ｌｌとなる。この信号を受けてｎｐｎトラン
ジスタのベース入力は′Ｌ”となりコレクタ端子は１Ｈ
１となる。そのことにより、コンデンサＣ（７）と抵抗
Ｒ（８）により、定電圧源（６）から抵抗Ｒ（８）を通
ってコンデンサＣ（７）に充電される。その波形が第３
図のＤｌである。コンデンサＣ（７）に充ｔしていき、
コンパレータのしきい値電圧ｖｌのレベルにコンデンサ
Ｃ（ηの電圧が到達すると、コンパレータの出力は“Ｈ
”→“Ｌ″に反転する。さらにゲート＋１１　、　＋２
１で構成している。ランチ回路は、ゲート（２）の出力
が“Ｈ”になり、ゲート（１）の出力は“Ｌ”となるた
め、出力Ｅｌは１Ｌ１となる。

さらに、ランチ回路のＡ１の端子は次の信号の待期をす
ることになる。また、ゲート（２）の出力が“Ｈ”にな
ったことがらｎｐｎ　トランジスタ（３）のベースは定
電流源！、により“Ｈ”となリコレクタはＬ″となる。

これにより、時定数を決定するコンデンサＣ（７）の電
荷は放電し、コンパレータの出力は“Ｈ”となるが、Ｂ
１の接続点はラッチ回路のゲ”−ト（ｔｌの出力がＬ”
となっているため、“Ｌ”となり、第３図のタイムチャ
ートの初期状態にもどる。すなわち、単安定マルチパイ
プレーク回路のパルス時間はＣＲの■１までの充電時間
となり次の式で決定される。

ｖよ しかしながら、ＣＲの値が大きくなるとコンデンサの充
電時間が長くなり、第４図のＤｌの波形になり、コンパ
レータのきれが悪くなり、コンパレータの出力はＩＩＬ
ゲート（２）のインジェクタ電流を完全にシンク出来ず
にＩＩＬゲート（２）の人力にも電流が流れはじめ、ゲ
ート（２）の出力は定電流Ｒ１，をシンクする。そのた
め、１１はゲート（２）の出力とｎｐｎトランジスタ（
３）のベースに分流し、ｎｐｎ　トランジスタ（３）は
完全にＯＮ出来なくなり、コレクタは抵抗Ｒｆ８）を通
してＶ、より電流をシンクしＤＩの接続点はＶ、の電圧
近（でバランスしてしまうことになる。

その結果、第４図に示す様にＥｌの出力はＡ１にトリガ
パスが入ってきてもＨ０のままになってしまう。

〔発明が解決しようとする課題〕

従来の単安定マルチバイブレータ回路は以上のように構
成されていたので、時定数のＣＲの値によっては、単安
定マルチバイブレータが動作しなくなるという問題点が
あった。

この発明は上記のような問題点を解消するためになされ
たものでＣＲの値が大きくなっても単安定マルチバイブ
レータが安定な動作をすることができる単安定マルチパ
イプレーク回路を得ることを目的とする。

〔！Ｉ題を解決するための手段〕

この発明に係る単安定マルチパイプレーク回路はコンパ
レータにヒステリスをもたせたものである。

〔作用〕

この発明における単安定マルチパイプレーク回路はヒス
テリシスをもったコンパレータにしたことにより、ＣＲ
の値が大きくなってもコンパレータのきれはかわらない
ため、単安定マルチバイブレータが安定に動作する。

〔実施例〕

以下、この発明を図について説明する。第１図において
、符号（１）〜ｆ８）、ＡＩ、Ｂ１．ＣＩ、ＤＩ。

Ｅｌは上記従来のものと同一であるので説明は省略する
。　Ｑｌはヒステリシスをもったコンパレータ（シュミ
ット回路）である。

次に動作について説明する。

Ａ１にトリガパルスが入ってきた場合、第３図よりＤｌ
の端子は充電が開始され、コンパレータのしきい値電圧
Ｖ１に到達するとヒステリシスをもっているため、コン
パレータの出力は“Ｈ″→“Ｌ“に即反転し、ゲート（
２）の出力は“Ｌ”−°Ｈ”−となり定電流■、はｎｐ
ｎトランジスタ（３）のベースに流れ込み、コレクタを
“ＬｌにしコンデンサＣ（７）より電荷を放電させる。

つまり、ＣＲの値が大きくなっても第３図のタイムチャ
ートのごとく単安定マルチバイブレータの動作をするの
である。

なお、上記実施例ではランチ回路をｒｌＬゲートにて構
成した場合について説明したが、定電流行ｎｐｎ　トラ
ンジスタで構成したラッチ回路でもよく、上記実施例と
同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によればＣＲ端子に接続される
コンパレータをヒステリシス付きのコンパレータ（シュ
ミット回路）にすることにより、ＣＲの定数の値が大き
くなっても単安定マルチバイブレークは安定に動作する
。

【図面の簡単な説明】

第１図はこの発明の一実施例による単安定マルチバイブ
レーク回路を示す回路図、第２図は従来の単安定マルチ
バイブレーク回路を示す回路図、第３図、第４図は第１
図、第２図の各接点におけるタイミングチャートである
。 図において、＋ｌ＋、　＋２１・・・ラッチ回路を構成
している［ＩＬゲート、（３）・・・ｎｐｎ　トランジ
スタ、（４）・・・定電流源、（５１，（６１・・・定
電圧源、（７）・・・コンデンサＣ１（８）・・・抵抗
Ｒ１０１・・・ヒステリシス付コンパレータ（シュミッ
ト回路） なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. トリガパルスを受ける入力にバイポーラ構造インジェク
   ション、インテグレイテッドロジックゲートで構成され
   たラッチ回路の一方の端子とし、もう一方の端子をヒス
   テリシス付コンパレータの出力と接続する。また、コン
   パレータの非反転入力端子は基準電圧源に接続され、反
   転入力は時定数を決定する抵抗Ｒ、コンデンサＣを接続
   し、さらに、コンデンサの電荷を放電するｎｐｎトラン
   ジスタのコレクタに接続する。ｎｐｎトランジスタのベ
   ースには、定電流源と上記ラッチ回路のコンパレータの
   出力と接続されたゲートの出力と接続し、出力を上記ラ
   ッチ回路の入力端子に接続されたゲートの出力とするこ
   とを特徴とする単安定マルチバイブレータ回路。