JPH0224060B2 - - Google Patents
Info
- Publication number
- JPH0224060B2 JPH0224060B2 JP9449280A JP9449280A JPH0224060B2 JP H0224060 B2 JPH0224060 B2 JP H0224060B2 JP 9449280 A JP9449280 A JP 9449280A JP 9449280 A JP9449280 A JP 9449280A JP H0224060 B2 JPH0224060 B2 JP H0224060B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- signal
- ground
- differentiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000008054 signal transmission Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009699 differential effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Circuits Of Receivers In General (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、デイジタル信号の絶縁伝送装置に関
するもので、論理回路より発生される２値信号
を、直流的に絶縁した状態で、一般家庭用テレビ
ジヨン受信機など、電源直接整流方式を採用した
機器をはじめ、異なる電位間に伝送することので
きる極めて実用的な手段を提供しようとするもの
である。
するもので、論理回路より発生される２値信号
を、直流的に絶縁した状態で、一般家庭用テレビ
ジヨン受信機など、電源直接整流方式を採用した
機器をはじめ、異なる電位間に伝送することので
きる極めて実用的な手段を提供しようとするもの
である。
一般に、電源直接整流方式を採用した機器のア
ースは大地アースとの間に一定の電位を有してお
り、この電位が人体に加わると、感電等の事故に
なる。したがつて、これらの機器に外部から信号
を接続、あるいは逆に機器から信号を取りだそう
とする場合には、それらの機器といかに絶縁する
かという事が常に問題となる。
ースは大地アースとの間に一定の電位を有してお
り、この電位が人体に加わると、感電等の事故に
なる。したがつて、これらの機器に外部から信号
を接続、あるいは逆に機器から信号を取りだそう
とする場合には、それらの機器といかに絶縁する
かという事が常に問題となる。
この絶縁のための従来の方法としては、電源直
接整流方式を採用した機器の電源にセパレート型
トランスを入れて、いわゆるコールド化を行なう
事が一般的に実施されているが、この方法では大
きな電源トランスが必要であり、価格面ならびに
機器の大きさ、重さ、またトランスのリーダージ
フラツクスによる機器への妨害が生じるなどの不
利な面が多い。また、スイツチングレギユレータ
などを使用する方式も、コールド化の原理として
は前記電源トランスを用いる方式と同じである
が、やはりスイツチング雑音や、コスト面での不
利な点がある。
接整流方式を採用した機器の電源にセパレート型
トランスを入れて、いわゆるコールド化を行なう
事が一般的に実施されているが、この方法では大
きな電源トランスが必要であり、価格面ならびに
機器の大きさ、重さ、またトランスのリーダージ
フラツクスによる機器への妨害が生じるなどの不
利な面が多い。また、スイツチングレギユレータ
などを使用する方式も、コールド化の原理として
は前記電源トランスを用いる方式と同じである
が、やはりスイツチング雑音や、コスト面での不
利な点がある。
また、別の絶縁方式として、ビデオ信号絶縁ト
ランス、パルストランスなどを使用した方法も存
在するが、周辺回路が複雑になつたり、価格面で
の不利な点がやはり存在する。さらに、フオトカ
プラーのようなもので信号を絶縁伝送する方式も
あるが、現在の0MHz〜10MHzというような広帯
域伝送が可能な素子は高価であり、複数の信号伝
送に使用した場合は価格面で非常に不利である。
ランス、パルストランスなどを使用した方法も存
在するが、周辺回路が複雑になつたり、価格面で
の不利な点がやはり存在する。さらに、フオトカ
プラーのようなもので信号を絶縁伝送する方式も
あるが、現在の0MHz〜10MHzというような広帯
域伝送が可能な素子は高価であり、複数の信号伝
送に使用した場合は価格面で非常に不利である。
また、先に出願した同一出願人にかかる特願昭
54−91325号に示された方法も存在するが、これ
は、複数の回路を並列に接続たときに、共通コン
デンサに誘起する電圧によつて、時として誤動作
を起こすことがあつた。
54−91325号に示された方法も存在するが、これ
は、複数の回路を並列に接続たときに、共通コン
デンサに誘起する電圧によつて、時として誤動作
を起こすことがあつた。
本発明は、前記のような電源トランスを用いる
方法や、ビデオ信号絶縁トランスを用いる方法、
フオトカプラーを用いるような方法などの欠点を
持たず、また先に出願した特願昭54−91325号の
方式よりも誤動作に対する信頼性が向上した絶縁
伝送装置を提供するものである。
方法や、ビデオ信号絶縁トランスを用いる方法、
フオトカプラーを用いるような方法などの欠点を
持たず、また先に出願した特願昭54−91325号の
方式よりも誤動作に対する信頼性が向上した絶縁
伝送装置を提供するものである。
以下にその実施例を添付図面を用いて説明す
る。
る。
第１図に本装置の基本的な構成を示す。第１図
は原理図であり、一回路分のみを示している。図
中１，２はおのおの入力デイジタル信号を発生す
る信号源であり、それぞれＱ，であらわされる
信号を発生する。なお、はＱ信号を論理的に反
転した信号をあらわしている。３は前記信号Ｑを
微分する回路で、Ｒはその出力信号であり、また
４は前記信号を微分する回路で、Ｓはその出力
信号である。そして、こらの出力信号Ｒ，Ｓで論
理回路５を駆動する。すなわち、ここでは論理信
号Ｑ，を一度微分しながら絶縁し、かつ伝送し
て次段の論理回路５を駆動するわけである。ま
た、図中６は充電回路、非充電回路の両アース間
に接続されたコンデンサであり、複数の回路に対
して共通のコンデンサである。すなわち、たとえ
ば信号源１，２側が商用交流電源を直接整流平滑
して使用するものであつてその商用交流電源の一
方の線路がアースに接続されているのに対し、微
分回路３，４および論理回路５側も商用交流電源
を直接整流平滑して使用するものであつて上記と
は反対側の線路がアースに接続されているもので
あるような場合には、両者のアース間に電位差が
るために直接接続することができないので、第３
のコンデンサ６を介して接続しているのである。
コンデンサ３１と抵抗３２，前記コンデンサ６で
信号Ｑに対する微分回路が構成され、コンデンサ
４１と抵抗４２，また前記コンデンサ６で信号
に対する微分回路が構成されている。絶縁コンデ
ンサ３１，４１，６で行なわれる。なお、図中の
一点鎖線アはそれぞれアース電位の異なる回路の
区分を示している。なお、前記共通コンデンサ６
の値はコンデンサ３１，４１の容量値にくらべて
十分大きいものである。
は原理図であり、一回路分のみを示している。図
中１，２はおのおの入力デイジタル信号を発生す
る信号源であり、それぞれＱ，であらわされる
信号を発生する。なお、はＱ信号を論理的に反
転した信号をあらわしている。３は前記信号Ｑを
微分する回路で、Ｒはその出力信号であり、また
４は前記信号を微分する回路で、Ｓはその出力
信号である。そして、こらの出力信号Ｒ，Ｓで論
理回路５を駆動する。すなわち、ここでは論理信
号Ｑ，を一度微分しながら絶縁し、かつ伝送し
て次段の論理回路５を駆動するわけである。ま
た、図中６は充電回路、非充電回路の両アース間
に接続されたコンデンサであり、複数の回路に対
して共通のコンデンサである。すなわち、たとえ
ば信号源１，２側が商用交流電源を直接整流平滑
して使用するものであつてその商用交流電源の一
方の線路がアースに接続されているのに対し、微
分回路３，４および論理回路５側も商用交流電源
を直接整流平滑して使用するものであつて上記と
は反対側の線路がアースに接続されているもので
あるような場合には、両者のアース間に電位差が
るために直接接続することができないので、第３
のコンデンサ６を介して接続しているのである。
コンデンサ３１と抵抗３２，前記コンデンサ６で
信号Ｑに対する微分回路が構成され、コンデンサ
４１と抵抗４２，また前記コンデンサ６で信号
に対する微分回路が構成されている。絶縁コンデ
ンサ３１，４１，６で行なわれる。なお、図中の
一点鎖線アはそれぞれアース電位の異なる回路の
区分を示している。なお、前記共通コンデンサ６
の値はコンデンサ３１，４１の容量値にくらべて
十分大きいものである。
第２図は第１図のブロツク図を４回部分（４チ
ヤンネル分）について構成したものである。
ヤンネル分）について構成したものである。
デイジタル信号源１はそれぞれQ1，Q2，Q3，
Q4の論理信号を発生する信号源を有し、デイジ
タル信号源２はデイジタル信号源１に対応した論
理的反転信号Ｑ1，2，3，4を発生する信号
源を有する。また、信号源１の微分回路３はコン
デンサC1，C2，C3，C4と抵抗R1，R2，R3，R4で
構成され、信号源２の微分回路４はコンデンサ
C′1，C′2，C′3，C′4と抵抗R′1，R′2，R′3，R′4
で
構成される。また、論理回路５は、論理回路１〜
４で構成される。また、６は前述の共通コンデン
サである。
Q4の論理信号を発生する信号源を有し、デイジ
タル信号源２はデイジタル信号源１に対応した論
理的反転信号Ｑ1，2，3，4を発生する信号
源を有する。また、信号源１の微分回路３はコン
デンサC1，C2，C3，C4と抵抗R1，R2，R3，R4で
構成され、信号源２の微分回路４はコンデンサ
C′1，C′2，C′3，C′4と抵抗R′1，R′2，R′3，R′4
で
構成される。また、論理回路５は、論理回路１〜
４で構成される。また、６は前述の共通コンデン
サである。
第３図に第２図の回路のタイミングチヤートの
一例を示す。また、第４図ａに先に出願した特願
昭54−91325号の構成例、第４図ｂにそのタイミ
ングチヤートの一例を示す。第３図と第４図とを
比較してもわかるとおり、第４図ｂのハ，ニで見
られるような誤動作の原因となるような波高値の
小さなパルスは、第３図には見られない。これ
は、１チヤンネルにつき、論理的に正と負の関係
にある互いに逆極性の２種類のパルスを使用し
て、信号を伝送することにより、共通コンデンサ
６にあらわれるパルスを互いに打ち消す効果を持
たせているためである。
一例を示す。また、第４図ａに先に出願した特願
昭54−91325号の構成例、第４図ｂにそのタイミ
ングチヤートの一例を示す。第３図と第４図とを
比較してもわかるとおり、第４図ｂのハ，ニで見
られるような誤動作の原因となるような波高値の
小さなパルスは、第３図には見られない。これ
は、１チヤンネルにつき、論理的に正と負の関係
にある互いに逆極性の２種類のパルスを使用し
て、信号を伝送することにより、共通コンデンサ
６にあらわれるパルスを互いに打ち消す効果を持
たせているためである。
すなわち、互いに逆極性のパルスを発生する信
号源１，信号源２にそれぞれ対応する微分回路
３，微分回路４は、これら両微分回路３，４に共
通なコンデンサ６とともに微分回路を構成してお
り、この共通コンデンサ６の両端には、微分作用
によりその波形がなまり、かつ微分用コンデンサ
C1〜C4，C′1〜C′4の容量値との比率に応じた小振
幅の信号（パルス電圧）が発生するが、このとき
上記のように信号源１の出力パルスQ1〜Q4と信
号源２の出力パルス1〜4とは互いに逆極性で
あるため、上記共通コンデンサ６にあらわれるパ
ルスは互いに打ち消されることになり、第４図の
構成で生じていた波高値の小さなパルスの発生は
ないものである。このように、正、負、逆極性の
パルスを利用することにより、共に出願した特願
昭54−91325号の方式より誤動作に対する信頼性
を向上させるという効果を、本方式は持つてい
る。
号源１，信号源２にそれぞれ対応する微分回路
３，微分回路４は、これら両微分回路３，４に共
通なコンデンサ６とともに微分回路を構成してお
り、この共通コンデンサ６の両端には、微分作用
によりその波形がなまり、かつ微分用コンデンサ
C1〜C4，C′1〜C′4の容量値との比率に応じた小振
幅の信号（パルス電圧）が発生するが、このとき
上記のように信号源１の出力パルスQ1〜Q4と信
号源２の出力パルス1〜4とは互いに逆極性で
あるため、上記共通コンデンサ６にあらわれるパ
ルスは互いに打ち消されることになり、第４図の
構成で生じていた波高値の小さなパルスの発生は
ないものである。このように、正、負、逆極性の
パルスを利用することにより、共に出願した特願
昭54−91325号の方式より誤動作に対する信頼性
を向上させるという効果を、本方式は持つてい
る。
第５図に、本発明の具体的実施例を示す。これ
は、第２図で示された論理回路５が波形整形回路
７と、High−Levelで出力がHighになるプリセ
ツト端子とHigh−Levelで出力がLowになるクリ
アー端子を持つたフリツプフロツプ８とで構成さ
れたものである。
は、第２図で示された論理回路５が波形整形回路
７と、High−Levelで出力がHighになるプリセ
ツト端子とHigh−Levelで出力がLowになるクリ
アー端子を持つたフリツプフロツプ８とで構成さ
れたものである。
以下、一回路分について動作を説明する。今、
入力として、Q1，1が回路に入力されたとき、
微分回路の出力としてプリセツト端子側にはQ′1
のような、クリアー端子側には1′のような波形
がおのおの得られる。これを波形整形回路７の出
力として得られ、それぞれ＋Q1′，1′となる。
ここで、＋Q1′はタイミング的にQ1の前縁部に対
応し、＋1′はタイミング的にQ1の後縁部に対応
している。ゆえにまずフリツプフロツプ８のプリ
セツト端子に入力された＋Q1′によりフリツプフ
ロツプ８はセツトされ、その後フリツプフロツプ
８のクリアー端子に入力された＋1′によつてフ
リツプフロツプ８はプリセツトされる。ゆえに、
フリツプフロツプ８のＱ端子の出力波形として、
論理的に回路入力のQ1と等しい出力波形が得ら
れるわけである。もちろん、フリツプフロツプ８
の1端子には、回路入力の1に等しい出力波形
が得られる。
入力として、Q1，1が回路に入力されたとき、
微分回路の出力としてプリセツト端子側にはQ′1
のような、クリアー端子側には1′のような波形
がおのおの得られる。これを波形整形回路７の出
力として得られ、それぞれ＋Q1′，1′となる。
ここで、＋Q1′はタイミング的にQ1の前縁部に対
応し、＋1′はタイミング的にQ1の後縁部に対応
している。ゆえにまずフリツプフロツプ８のプリ
セツト端子に入力された＋Q1′によりフリツプフ
ロツプ８はセツトされ、その後フリツプフロツプ
８のクリアー端子に入力された＋1′によつてフ
リツプフロツプ８はプリセツトされる。ゆえに、
フリツプフロツプ８のＱ端子の出力波形として、
論理的に回路入力のQ1と等しい出力波形が得ら
れるわけである。もちろん、フリツプフロツプ８
の1端子には、回路入力の1に等しい出力波形
が得られる。
このようにして、第５図に示した回路を用いれ
ば、論理信号を信号源から直流的に絶縁したま
ま、伝送を行なう事ができる。
ば、論理信号を信号源から直流的に絶縁したま
ま、伝送を行なう事ができる。
以上のように本発明によれば、互いに逆極性の
関係にある第１、第２の入力デイジタル信号のそ
れぞれに対して微分回路を構成する第１、第２の
絶縁コンデンサを設け、上記第１、第２の入力デ
イジタル信号を発生する信号源のアースと、この
アースとの間に電位差を有する上記微分回路のア
ースとの間を両微分回路に共通な第３のコンデン
サで接続し、かつこの第３のコンデンサはその容
量値が第１、第２の絶縁コンデンサのそれよりも
十分大きなものを使用することにより、信号源側
と第１、第２の絶縁コンデンサの他端に設けれる
論理回路とを確実に、かつ安価に絶縁することが
でき安全性を確保できるとともに、上記第３のコ
ンデンサを両微分回路に共通に用いることによ
り、第１、第２の入力デイジタル信号により第３
のコンデンサにあらわれるパルスを互いに打ち消
すことができて、誤動作の原因となる波高値の小
さなパルスの発生が生じないものである。
関係にある第１、第２の入力デイジタル信号のそ
れぞれに対して微分回路を構成する第１、第２の
絶縁コンデンサを設け、上記第１、第２の入力デ
イジタル信号を発生する信号源のアースと、この
アースとの間に電位差を有する上記微分回路のア
ースとの間を両微分回路に共通な第３のコンデン
サで接続し、かつこの第３のコンデンサはその容
量値が第１、第２の絶縁コンデンサのそれよりも
十分大きなものを使用することにより、信号源側
と第１、第２の絶縁コンデンサの他端に設けれる
論理回路とを確実に、かつ安価に絶縁することが
でき安全性を確保できるとともに、上記第３のコ
ンデンサを両微分回路に共通に用いることによ
り、第１、第２の入力デイジタル信号により第３
のコンデンサにあらわれるパルスを互いに打ち消
すことができて、誤動作の原因となる波高値の小
さなパルスの発生が生じないものである。
第１図は本発明の一実施例におけるデイジタル
信号の絶縁伝送装置の基本的構成を示す回路図、
第２図は第１図の回路を４回路分構成したときの
回路図、第３図は第２図の動作説明のための波形
図、第４図ａは先に出願した方式を示す回路図、
第４図ｂは第４図ａの動作説明のための波形図、
第５図は本発明の具体例を示す回路図である。 １，２……デイジタル信号源、３，４……微分
回路、５……論理回路、３１，４１……コンデン
サ、３２，４２……抵抗、６……共通コンデン
サ。
信号の絶縁伝送装置の基本的構成を示す回路図、
第２図は第１図の回路を４回路分構成したときの
回路図、第３図は第２図の動作説明のための波形
図、第４図ａは先に出願した方式を示す回路図、
第４図ｂは第４図ａの動作説明のための波形図、
第５図は本発明の具体例を示す回路図である。 １，２……デイジタル信号源、３，４……微分
回路、５……論理回路、３１，４１……コンデン
サ、３２，４２……抵抗、６……共通コンデン
サ。
Claims (1)
- １ それぞれが互いに逆極性の関係にある第１、
第２の入力デイジタル信号を発生する２組以上の
信号源と、それらの信号源からの入力デイジタル
信号のそれぞれに対して微分回路を構成する２組
以上の第１、第２の絶縁コンデンサと、上記微分
回路の出力信号により駆動される論理回路とを設
け、上記２組以上の信号源のアースと、このアー
スとの間に電位差を有する上記微分回路および論
理回路側のアースとの間をこれら全回路に共通な
第３のコンデンサで接続し、かつこの第３のコン
デンサはその容量が上記第１、第２の絶縁コンデ
ンサのそれよりも十分大きなものを使用してなる
デイジタル信号の絶縁伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449280A JPS5720059A (en) | 1980-07-09 | 1980-07-09 | Insulating transmitter for digital signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449280A JPS5720059A (en) | 1980-07-09 | 1980-07-09 | Insulating transmitter for digital signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5720059A JPS5720059A (en) | 1982-02-02 |
| JPH0224060B2 true JPH0224060B2 (ja) | 1990-05-28 |
Family
ID=14111790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9449280A Granted JPS5720059A (en) | 1980-07-09 | 1980-07-09 | Insulating transmitter for digital signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5720059A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044687A1 (fr) * | 1997-03-31 | 1998-10-08 | Hitachi, Ltd. | Modem utilisant une barriere isolante capacitive et un coupleur insolant, et circuit integre utilise par ce modem |
| KR19990072936A (ko) | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
-
1980
- 1980-07-09 JP JP9449280A patent/JPS5720059A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5720059A (en) | 1982-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946148B2 (ja) | 絶縁装置 | |
| JPH0224060B2 (ja) | ||
| US4689605A (en) | Powering device for transmitters and receivers of a signal transmission system | |
| JPH0133065B2 (ja) | ||
| JPS595763A (ja) | 電力・信号伝送方式 | |
| US4375700A (en) | Low frequency converter with isolated mixer sections | |
| JPS6138088Y2 (ja) | ||
| JPS5840676Y2 (ja) | 受信回路 | |
| JPS5812779B2 (ja) | ソウホウコウデ−タデンソウソウチ | |
| JPS5850661Y2 (ja) | スイツチングレギユレ−タ | |
| JPS59160359A (ja) | ２値信号伝送装置 | |
| JPH04196644A (ja) | 伝送路の絶縁方式 | |
| SU1180949A1 (ru) | Устройство дл передачи и приема информации | |
| JPH0224278Y2 (ja) | ||
| JPS5946147B2 (ja) | 絶縁装置 | |
| JPH0419868Y2 (ja) | ||
| JPH025335B2 (ja) | ||
| JPS6019397Y2 (ja) | 信号中継器 | |
| JPS6112118A (ja) | パルス幅変調信号伝送装置 | |
| JPS5920780U (ja) | カラ−・テレビジヨン受像機 | |
| JPS59101949A (ja) | 絶縁形デイジタル信号伝送回路 | |
| JPS622486Y2 (ja) | ||
| JPH08228174A (ja) | 通信装置 | |
| JPH0247896B2 (ja) | ||
| JPS6347107Y2 (ja) |