JPH02238689A - プリント配線基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業」二の利用分野） 本発明はブリン１・配線基板に係り、特に半導体チップ
素子などを搭載１実装するプリント配線基板に関する。

（従来の技術） 電子機器類用回路の小形化などを目的にして、プリント
配線基板にたとえば、半導体チップ素子やパッケージ型
素子などの電子部品を搭載，実装して成る高密度実装回
路部品（装置）が知られている。ところで、この種高密
度実装回路部品の構成には、通常第３図に一部を平面的
に示すようなプリント配線基板が使用されていた。つま
り、絶縁基板１の少なくとも一生而にパターン中心間隔
（ピッチ）　　０．５０８ｎｕｎの微少回路パターン２
ａを、他主面にチップランド３をそれそれ設け、かつ前
記チップランド３に連接する回路パターン２ｂを直径０
．５＋ｎｍの小径ランド乃至スルホール４を介して、前
記微少回路パターン２ａと電気的に接続した基本構成の
プリント配線基板を用いている。しかし、上記構成のプ
リント配線基板の場合は、チップランド３に連接する回
路パターン２ｂの存在により実装密度や回路パターン密
度も比較的低いと言う不都合かある。

上記問題に対応して第４図（他主面）および第５図（一
主面）にそれぞれ一部を平面的に示す椙成のプリント配
線基板が開発されている。すなわち、絶縁基板１の他主
面に設けられたチップランド３と絶縁基板１の一主面に
設けられたパターン中心間隔（ピッチ）　　０．５０８
ｍｍの微少回路パターン２ａとを電気的に接続する直径
０．５ｍｍのスルホール４を前記チップランド３領域に
形設した基本構造とし、回路パターン密度や実装密度を
上げることが試みられている。

（発明か解決しようとする課題） 上記如くチップランド３領域に接続用スルホール４を形
設した基本構造とすることにより、回路パターン密度や
実装密度の向上つまり、実装回路部品（装置）の小形化
を図り得る反面次のような問題がある。すなわち、前記
プリント配線基板においては、両主面にそれぞれ被着形
成されている微少回路パターン２ａやチップランド３の
保護乃至絶縁保持のため、ソルダーレジスト層５を印刷
法などによって被希形成してある。しかして、表面実装
に用いられるプリント配線基板の上記ソルダーレジスト
の印刷は、高精度を要するためフォトレジストを用いて
いおり、この印刷，被着工程でバック而からの光漏れな
どによってチップランド３面（スルホール４周辺部）に
フォトレジス１・５ａが付着し、半田付け難になる。ま
た微少回路パターン２ａ而側でもスルホール４周辺部に
ソルダレジス１・５が彼着しているため、電気検査用の
ピンを挿入するには加工を施さなければならないと言う
不都合かある。

［発明の構成コ （課題を解決するための手段） 本発明は上記事情に対処してなされたもので、絶縁基板
の少なくとも一主面に微少回路パターンおよびソルダー
レジスｌ・層かまた、他主面にチップランドが設けられ
かつ、前記チップランドが一主面側と電気的に接続する
スルホールを備えたプリント配線基板において、 前記一主面のスルホール開口周辺にソルダーレジストの
非被着領域を環状に形設したことを特徴とするものであ
る。

（作　用） 上記のように絶縁基板の一主面のスルホール開口周辺に
、ソルダーレジストの非被着領域を環状に形設する構成
としたことにより、前記スルホールが連接する他主面の
チップランド面へのソルダーレジストの付着も全面的に
回避される一方、前記絶縁基板の一主面つまり、微少回
路パターン形成面におけるスルホールを介しての電気検
査なども容易かつ、的確に行ない得る。

（実施例） 以下本発明に係るプリント配線基板の要部を平面的に示
す第１図および第２図を参照して実施例を説明する。第
１図はプリント配線基板のチッブランド３形成面つまり
、絶縁基板１の他主面を、また第２図はプリント配線基
板１の微少回路バターン２ａ形成面つまり、絶縁基板１
の一主面をそれぞれ示したものである。しかして、プリ
ント配線基板のチップランド３形成面においては、所定
領域に所要のチップランド３が形設されており、このチ
ップランド３は同チップランド３領域に形設された直径
０．５ｍｉのスルホール４を介して、絶縁基板］の微少
回路パターン２ａ形成面と電気的に接続されている。一
方、プリント配線基板１のパターン中心間隔０．５０８
ｍｍの微少回路パターン２ａ形成而においては、前記ス
ルホール４の周辺に、そのスルホール４と同軸的に直径
０．８ｍｍのソルダーレジスト非被着領域６が環状に設
けられており、さらにスルホール４近傍では、微少回路
パターン２ａをそのスルホール４から離隔するように配
設してある。たとえば、前記スルホール４がら離れた領
域で、パターン中心間隔を０．５０８ｍｍと設定してい
たのを０．５５８＋ｎｍと、スルホール４近傍では少な
くとも０．０５ｍｍ程度微少回路パターン２ａをスルホ
ル４から離してある。なお、第１図および第２図におい
て、５はプリント配線基板面の回路パターン２ａやチッ
プランド３形成面の保護乃至絶縁の機能を果すソルダー
レジスト層である。

上記においては、スルホーヘル４の直径が０．５ｍｍ．
　ソルダーレジスト非被着領域６が幅０．０５ｍｍの環
状，回路パターン２ａの中心間隔が０．５０８＋ｎｍで
かつ、両面型のプリント配線基板の場合について説明し
たが、本発明はこの例示に限られるものでなく、たとえ
ば多層型プリント配線基板であってもよい。

［発明の効果］ 上記本発明によれば、チップランドに電気的に接続する
スルホールの他の開口周辺部に、ソルダーレジス１・が
被着しない領域を環状に形設する構成を成している。つ
まり、チップランドにソルダーレジス１・が浸み出し付
着したりあるいはバック側からの光卸れによるフォ１・
レジストの付着なとも全面的に防止される構成を採って
いる。したがって前記チップランドに対する半導体チッ
プ素子などの半田付け，実装は、容易にまた確実になし
得る。しかも前記スルホールの一端開口の周辺部は、ソ
ルダーレジスト層が選択的に被着形成されていないため
、プリン１・配線基板の電気検査において、端子ピンな
どの挿入も簡単で所要品質の確保も容易に達成し得る。

かくして、本発明に係るプリン１・配線基板は高密度実
装用に適するものと言える。

【図面の簡単な説明】

第１図は本発明に係るプリント配線基板の要部構成を示
す表面図、第２図は第１図に示したプリント配線基板の
裏面図、第３図は従来のプリント配線基板の要部構成を
示す平面図、第４図は従来の他のプリント配線基板の要
部構成を示す表面図、第５図は第４図に示したプリント
配線基板の裏面図である。 １・・・・・・絶縁基板 ２ａ・・・・・・微少回路パターン ３・・・・・・チップランド ４・・・・・・スルホール ５・・・・・・ソルダーレジスト層 ６・・・・・・ソルダーレジスト非被管領域出願人　　
　　　株式会社　東芝

Claims (1)

1. 【特許請求の範囲】 絶縁基板の少なくとも一主面に微少回路パターンおよび
   ソルダーレジスト層がまた、他主面にチップランドが設
   けられかつ、前記チップランドが一主面側と電気的に接
   続するスルホールを備えたプリント配線基板において、 前記一主面のスルホール開口周辺にソルダーレジストの
   非被着領域を環状に形設して成ることを特徴とするプリ
   ント配線基板。