JPH02235453A - タウ・デイザ・クロツク追跡ループ - Google Patents
タウ・デイザ・クロツク追跡ループInfo
- Publication number
- JPH02235453A JPH02235453A JP1055092A JP5509289A JPH02235453A JP H02235453 A JPH02235453 A JP H02235453A JP 1055092 A JP1055092 A JP 1055092A JP 5509289 A JP5509289 A JP 5509289A JP H02235453 A JPH02235453 A JP H02235453A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- code
- capacitor
- response speed
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はスベクトラム拡散通信において受信符号を捕
捉し、受信符号を追跡するのに利用されるタウ・ディザ
・クロック追跡ループに関する。
捉し、受信符号を追跡するのに利用されるタウ・ディザ
・クロック追跡ループに関する。
（従来技術）
従来のタウ・ディザ・クロック追跡ループにおいては、
ループの帯域幅は一定で、条件にともなって変更するよ
うなものはなかった。
ループの帯域幅は一定で、条件にともなって変更するよ
うなものはなかった。
（発明が解決しようとする課題）
タウ・ディザ・クロック追跡ループにより再生される受
信符号のジノタを減少させる手段として、ループの帯域
幅を狭《設計した場合は、ループの応答に遅れをきたし
、Ｃ／Ｎ値に対するキャプチャレンジが狭くなるという
問題点があった。
信符号のジノタを減少させる手段として、ループの帯域
幅を狭《設計した場合は、ループの応答に遅れをきたし
、Ｃ／Ｎ値に対するキャプチャレンジが狭くなるという
問題点があった。
この発明は応答速度を犠牲にすることなく、再生された
受信符号のジッタを減少させることができるタウ・ディ
ザ・クロノク追跡ループを提供することを目的とする。
受信符号のジッタを減少させることができるタウ・ディ
ザ・クロノク追跡ループを提供することを目的とする。
（課題を解決するための手段）
この発明のタウ・ディザ・クロック追跡ループは、タウ
・ディザ・クロック追跡ループにおいて、受信符号の捕
捉前と捕捉後とでループの帯域幅を、前者では広い帯域
幅に後者では狭い帯域幅に切り替える切替手段を備えた
ことを特徴とするものである． （作用） 受信符号の捕捉前ではループの帯域幅が、広帯域幅に切
替えられ、捕捉後では狭帯域幅に切替られる。したがっ
て受信符号を捕捉するときは応答速度は早く、かつキャ
プチャレンジは広く設定された状態となって受信符号の
捕捉は容易となる。
・ディザ・クロック追跡ループにおいて、受信符号の捕
捉前と捕捉後とでループの帯域幅を、前者では広い帯域
幅に後者では狭い帯域幅に切り替える切替手段を備えた
ことを特徴とするものである． （作用） 受信符号の捕捉前ではループの帯域幅が、広帯域幅に切
替えられ、捕捉後では狭帯域幅に切替られる。したがっ
て受信符号を捕捉するときは応答速度は早く、かつキャ
プチャレンジは広く設定された状態となって受信符号の
捕捉は容易となる。
また受信符号を捕捉した後は応答速度は遅く、かつキャ
プチャレンジは狭く設定された状態となって、タウ・デ
ィザ・クロック追跡ループを介して復調された信号中の
ジッタは少なくなる。
プチャレンジは狭く設定された状態となって、タウ・デ
ィザ・クロック追跡ループを介して復調された信号中の
ジッタは少なくなる。
（実施例）
以下、この発明を実施例により説明する。
第１図はこの発明の一実施例の構成を示すブロック図で
ある。
ある。
１はタウ・ディザ・クロック追跡ループであり、受信符
号とＰＮ符号発生器２から出力されるＰＮ符号とを乗算
器３で乗算し、乗算出力をバンドバスフィルタ４を通し
て検波器５で包路線検波し、包路線検波出力は方形基準
信号発振器６から出力される方形基準信号と乗算器７で
乗算して、受信符号とＰＮ符号発生器２から出力された
ＰＮ符号との位相誤差を検出する。乗算器７からの出力
、すなわち検出位相誤差をループフィルタ８に送出して
直流出力を得、この直流出力を電圧制御発振器９に制御
電圧として送出し、電圧制御発振器９からの発振出力を
位相変調器１０に供給し、位相変調器１０において方形
基準信号発振器６からの出力方形基準信号を電圧制御発
振器９からの発振出力に伴う位相変調をし、位相変調出
力をＰＮ符号発生器２にクロック信号として送出し、Ｐ
Ｎ符号が受信符号を正確に追従するようにさせる。これ
は従来のタウ・ディザ・クロック追跡ループと同様であ
る。
号とＰＮ符号発生器２から出力されるＰＮ符号とを乗算
器３で乗算し、乗算出力をバンドバスフィルタ４を通し
て検波器５で包路線検波し、包路線検波出力は方形基準
信号発振器６から出力される方形基準信号と乗算器７で
乗算して、受信符号とＰＮ符号発生器２から出力された
ＰＮ符号との位相誤差を検出する。乗算器７からの出力
、すなわち検出位相誤差をループフィルタ８に送出して
直流出力を得、この直流出力を電圧制御発振器９に制御
電圧として送出し、電圧制御発振器９からの発振出力を
位相変調器１０に供給し、位相変調器１０において方形
基準信号発振器６からの出力方形基準信号を電圧制御発
振器９からの発振出力に伴う位相変調をし、位相変調出
力をＰＮ符号発生器２にクロック信号として送出し、Ｐ
Ｎ符号が受信符号を正確に追従するようにさせる。これ
は従来のタウ・ディザ・クロック追跡ループと同様であ
る。
この実施例においては、ループフィルタ８は演算増幅器
ＯＰ、抵抗Ｒ，およびＲ２、演算増幅器ＯＰの帰還回路
に接続されたコンデンサＣ１、スイッチＳ１によりコン
デンサＣ１に選択的に並列接続されるコンデンサＣ２と
から構成してある。
ＯＰ、抵抗Ｒ，およびＲ２、演算増幅器ＯＰの帰還回路
に接続されたコンデンサＣ１、スイッチＳ１によりコン
デンサＣ１に選択的に並列接続されるコンデンサＣ２と
から構成してある。
乗算器３の出力は復調器１１に供給して復調し、復調デ
ータからＰＮ符号が同朋していることを同期検出回路１
２，で検出する。同期検出回路１２により同期が検出さ
れているとき同期検出回路１２の出力でスイッチＳをオ
ン状態に、同期が検出されていないときスイッチＳをオ
フ状態に制御させる。ここで抵抗Ｒ＋ とコンデンサＣ
１の時定数τｌと、抵抗Ｒ，とコンデンサ（ＣＩ ＋ｃ
，）の時定数τ２とはτ１〈τ２の関係に設定してある
。
ータからＰＮ符号が同朋していることを同期検出回路１
２，で検出する。同期検出回路１２により同期が検出さ
れているとき同期検出回路１２の出力でスイッチＳをオ
ン状態に、同期が検出されていないときスイッチＳをオ
フ状態に制御させる。ここで抵抗Ｒ＋ とコンデンサＣ
１の時定数τｌと、抵抗Ｒ，とコンデンサ（ＣＩ ＋ｃ
，）の時定数τ２とはτ１〈τ２の関係に設定してある
。
先ずタウ・ディザ・クロツク追跡ループ１において受信
符号をキャプチャ、すなわち捕捉する時点において、ス
イッチＳはオフ状態にされているため、タウ・ディザ・
クロック追跡ループｌにおけるループの応答速度は抵抗
Ｒ１の抵抗値、とコンデンサＣ１の容量とによって決定
される。タウ・ディザ・クロック追跡ルーブ１によって
ＰＮ符号発生器２から出力されるＰＮ符号が受信符号と
ほぼ完全に同期した時点で同期検出回路１２は同期検出
出力を発生する。この同期検出出力によりスイッチＳが
オン状態に制御される。したがってこのときはループの
帯域幅は抵抗Ｒ，の抵抗値、コンデンサＣ１の容量とコ
ンデンサＣ２の容量との和の容量により決定され、この
帯域幅によりＰＮ符号同期の保持がなされる。
符号をキャプチャ、すなわち捕捉する時点において、ス
イッチＳはオフ状態にされているため、タウ・ディザ・
クロック追跡ループｌにおけるループの応答速度は抵抗
Ｒ１の抵抗値、とコンデンサＣ１の容量とによって決定
される。タウ・ディザ・クロック追跡ルーブ１によって
ＰＮ符号発生器２から出力されるＰＮ符号が受信符号と
ほぼ完全に同期した時点で同期検出回路１２は同期検出
出力を発生する。この同期検出出力によりスイッチＳが
オン状態に制御される。したがってこのときはループの
帯域幅は抵抗Ｒ，の抵抗値、コンデンサＣ１の容量とコ
ンデンサＣ２の容量との和の容量により決定され、この
帯域幅によりＰＮ符号同期の保持がなされる。
したがって、受信符号をキャプチャするときは応答速度
は早く、かつキャプチャレンジは広く設定された状態に
なって受信符号との同期捕捉が容易にできる。
は早く、かつキャプチャレンジは広く設定された状態に
なって受信符号との同期捕捉が容易にできる。
さらにまた同期捕捉したときから応答速度は遅く、かつ
キャプチャレンジは狭く設定された状態になってＰＮ符
号発生器２へ送出されるクロック信号のジッタは少なく
なる。この結果、再生された受信符号のジッタは少なく
なる。
キャプチャレンジは狭く設定された状態になってＰＮ符
号発生器２へ送出されるクロック信号のジッタは少なく
なる。この結果、再生された受信符号のジッタは少なく
なる。
（．発明の効果）
以上説明した如くこの発明によれば、ループの帯域幅を
受信符。号捕捉前と捕捉後とで切替えるように構成した
ため、受信符号の捕捉が容易にでき、かつ捕捉後におい
て再生された受信符号のジソタは減少し、後段の復調器
の性能が実質的に向上したのと等価となって、復調出力
が良好なものとなる。
受信符。号捕捉前と捕捉後とで切替えるように構成した
ため、受信符号の捕捉が容易にでき、かつ捕捉後におい
て再生された受信符号のジソタは減少し、後段の復調器
の性能が実質的に向上したのと等価となって、復調出力
が良好なものとなる。
また受信符号捕捉後にループの帯域幅が切替るので受信
符号の捕捉のときにおける、Ｃ／Ｎ比に対するキャプチ
ャレンジを犠牲にすることなく、捕捉後のジッタが減少
する。
符号の捕捉のときにおける、Ｃ／Ｎ比に対するキャプチ
ャレンジを犠牲にすることなく、捕捉後のジッタが減少
する。
また、ジッタが減少したことにより、受信符号のＣ／Ｎ
に対する同期の保持性能も拡大する。
に対する同期の保持性能も拡大する。
第１図はこの発明の一実施例の構成を示すブロック図。
１・・・タウ・ディザ・クロック追跡ループ、２・・・
ＰＮ符号発生器、３および７・・・乗算器、４・・・バ
ンドパスフィルタ、５・・・検波器、６・・・方形基準
信号発振器、８・・・ループフィルタ、９・・・電圧制
御発振器、ｌＯ・・・位相変調器。
ＰＮ符号発生器、３および７・・・乗算器、４・・・バ
ンドパスフィルタ、５・・・検波器、６・・・方形基準
信号発振器、８・・・ループフィルタ、９・・・電圧制
御発振器、ｌＯ・・・位相変調器。
Claims (1)
- タウ・ディザ・クロック追跡ループにおいて、受信符号
の捕捉前と捕捉後とでループの帯域幅を、前者では広い
帯域幅に後者では狭い帯域幅に切替える切替手段を備え
たことを特徴とするタウ・ディザ・クロック追跡ループ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055092A JPH02235453A (ja) | 1989-03-09 | 1989-03-09 | タウ・デイザ・クロツク追跡ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055092A JPH02235453A (ja) | 1989-03-09 | 1989-03-09 | タウ・デイザ・クロツク追跡ループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235453A true JPH02235453A (ja) | 1990-09-18 |
Family
ID=12989093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055092A Pending JPH02235453A (ja) | 1989-03-09 | 1989-03-09 | タウ・デイザ・クロツク追跡ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235453A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62199120A (ja) * | 1986-02-27 | 1987-09-02 | Oki Electric Ind Co Ltd | 位相同期回路の引込時間短縮方式 |
-
1989
- 1989-03-09 JP JP1055092A patent/JPH02235453A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62199120A (ja) * | 1986-02-27 | 1987-09-02 | Oki Electric Ind Co Ltd | 位相同期回路の引込時間短縮方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744644B2 (ja) | 拡散スペクトル受信機における遅延ロックループ回路 | |
| US4117420A (en) | Phase-locked loop with switchable loop filter | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| US5296820A (en) | Coherent demodulator preceded by non-coherent demodulator and automatic frequency control circuit | |
| US5760653A (en) | Phase-locked loop for clock recovery | |
| KR20010003618A (ko) | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 | |
| JPH02235453A (ja) | タウ・デイザ・クロツク追跡ループ | |
| JPH02281832A (ja) | タウデイザ回路 | |
| JP2669322B2 (ja) | 復調装置 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JPH0453139B2 (ja) | ||
| JPH0342915A (ja) | Ｆｍ多重受信機 | |
| JP2756965B2 (ja) | 高速伝送レート変調信号用復調器 | |
| JPH01185085A (ja) | 映像受信回路 | |
| JPH01160239A (ja) | キャリアロック検出回路 | |
| JP2002111491A (ja) | 位相同期回路 | |
| JPS5816652B2 (ja) | ジユシンキ | |
| JPS62285519A (ja) | Ａｐｌｌ無信号補償回路 | |
| JPH03139030A (ja) | スペクトラム拡散通信用受信装置 | |
| JPS6024733A (ja) | 自動周波数制御回路 | |
| JPS6229948B2 (ja) | ||
| JPH03222519A (ja) | 位相同期発振器 | |
| JPS59107674A (ja) | ２相ｐｓｋ復調装置の基準搬送波再生回路 | |
| JPH0435139A (ja) | 復調器 | |
| JPH022769A (ja) | 復調回路 |