JP2002111491A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期追従動作直後に起きる過渡応答を少なく
し、同期追従モードにおける位相のずれの発生を防ぎ、
性能のよい位相同期回路を実現する。 【解決手段】 同期捕捉動作において入力信号のクロッ
ク信号成分と自装置側で使用するクロックとの周波数差
を検出してこの周波数差に応じた出力値を出力する手段
（周波数差検出回路１０９）と、この出力値を、同期追
従動作を開始する際に、２次ループを構成するための積
分器（ループフィルタ１０７）の初期オフセット値とし
て設定する手段（コンデンサ３０６、スイッチ回路３０
７）とを備え、位相同期回路の同期獲得動作時に、初期
位相だけでなく、周波数差も検出し、これを初期値とし
て同期追従させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル通信にお
ける受信機と送信機とのデータ信号のクロックタイミン
グの同期等に用いる位相同期回路に係わり、特に、同期
追従動作直後に起きる過度応答を少なくするのに好適な
位相同期回路に関するものである。

【０００２】

【従来の技術】デジタル通信における受信機と送信機と
のデータ信号のクロックタイミングを同期させるために
使用される位相同期回路は、その他、電話モデムや無線
デジタル通信等にも用いられ、さらに、デジタル磁気記
録装置からの読み取りの際にも使用される。

【０００３】従来、位相同期回路の性能を向上させるた
めに、同期捕捉時と同期追従時のそれぞれの動作モード
に対応して、ループフィルタの帯域幅の切り替えを行う
技術が、例えば、特開平８−２２３２３８号公報等にお
いて開示されている。この技術では、同期捕捉動作時に
は、ループフィルタの帯域幅を広げることにより同期補
足時間を短くし、また、同期追従動作時には、ループの
帯域幅を狭くすることによって、ループ内に入ってくる
雑音量を減らし、もって位相追従特性の向上を図ってい
る。

【０００４】以下、入力信号としてベースバンドにおけ
るデータ信号である場合について、位相同期回路の動作
を説明する。データ通信を行う場合、受信機側では送ら
れてきたデータ信号に対して、受信タイミングを一致さ
せ、データの取りこぼし、または同一データの２重取得
等を避ける必要がある。

【０００５】また、特に電話モデム等でデータ伝送を行
う場合には、等化等を行う必要があるため、１データ
（または１つのシンボル）のサンプル位置を細かく指定
する必要がある。このような場合に位相同期回路は使用
されるものであり、受信信号からクロック成分を検出
し、これに同期したクロック信号を発生させる回路であ
る。

【０００６】位相同期回路の動作としては、同期捕捉動
作と同期追従動作の２つの動作モードがある。同期捕捉
動作は、入力信号のクロック成分の未知の位相を検出
し、これに対して受信側のクロック信号の位相を一致さ
せる動作である。また、同期追従動作は入力信号のクロ
ック成分の変動に追従し常に同期を保持する動作であ
る。このような動作モード切り替えを行なう従来の位相
同期回路を図８を用いて説明する。

【０００７】図８は、従来の位相同期回路の構成例を示
すブロック図である。

【０００８】図８に示す位相同期回路は受信装置に設け
られたものであり、１０１は入力信号の入力端、１０２
は入力信号からクロック成分（クロック信号）を検出す
るクロック成分検出回路、１０３はクロック成分検出回
路１０２で抽出されたクロック信号と受信側のクロック
信号とを掛け合わせる乗算器、１０４は乗算器１０３で
掛け合わせた信号から位相差を検出する位相比較器、１
０５はプリアンブル部分の位相を検出する初期位相検出
回路、１０６は電圧制御発振器（図中および以下「ＶＣ
Ｏ」と記載）（ＶＣＯ：Voltage Controlled Oscillato
r）、１０７ｃはループフィルタ、１０８はスイッチ回
路（図中、「ＳＷ」と記載）である。

【０００９】このような構成においての同期捕捉動作お
よび同期追従動作を説明する。まず、同期捕捉を行う場
合、スイッチ回路１０８は、位相比較器１０４の出力が
初期位相検出回路１０５側に接続されるように設定され
る。この状態で初期位相検出回路１０５からは、ある一
定の位相情報が位相比較器１０４に出力される。また、
ＶＣＯ１０６からは一定の周波数のクロック信号が出力
されている。

【００１０】入力端１０１から入力された信号からクロ
ック成分検出回路１０２によってクロック信号成分が抽
出される。このクロック成分の抽出技術としては、例え
ば受信信号を２乗する、または絶対値信号をとる等の非
線型処理を行い、この内のクロック信号成分のみをバン
ドパスフィルタ等で抽出することが一般である。

【００１１】ＶＣＯ１０６からは、受信装置側で使用す
るクロック信号が発生させられる。このＶＣＯ１０６か
らのクロック信号と、クロック成分検出回路１０２で受
信信号から抽出されたクロック信号とは乗算器１０３で
掛け合わされ、位相比較器１０４で、その掛け合わされ
た信号の低周波成分を抽出することによって、位相差を
検出することができる。

【００１２】このように、同期捕捉動作では、位相比較
器１０４で検出された位相差信号が初期位相検出回路１
０５に入力される。この初期位相検出回路１０５では、
入力された位相信号の統計的処理等が行われ、同期追従
を行う際の初期の位相が計算される。

【００１３】この初期位相を計算し終わると、位相同期
回路は同期追従動作に入る。同期追従動作では、スイッ
チ回路１０８はループフィルタ１０７ｃ側に接続され、
また同時に、初期位相検出回路１０５からは同期獲得時
に得られた初期の位相が出力され、さらに、ＶＣＯ１０
６からは制御信号に応じた周波数のクロック信号が出力
される。

【００１４】このようにして同期追従を開始すると、位
相比較器１０４ は、初期位相検出回路１０５で検出し
た初期位相を基準に位相差を出力する。よって、位相差
の無い状態から同期追従を行うことができる。以後、こ
の初期位相から位相のずれた場合に位相比較器１０４か
らは位相誤差信号が出力され、この誤差信号がループフ
ィルタ１０７ｃを通してＶＣＯ１０６に制御信号として
入力されることになる。

【００１５】しかし、このような従来の位相だけを一致
させて同期追従を開始させる技術の場合、位相は一致し
ているものの、受信信号とクロック周波数差は一致して
いないまま同期追従モードに入ってしまう。

【００１６】特に、ループフィルタ１０７ｃに積分器を
使用した場合等、積分器の初期値は不定となることにな
る。このため、上述のような初期位相の獲得技術を使用
した場合、同期追従動作後にクロック周波数差によっ
て、位相のずれが発生する。さらに、同期追従動作では
雑音の影響を小さくするため、ループの帯域幅が狭く、
定常状態に落ち着くのに時間がかかり、最悪の場合には
同期はずれを起すことになる。

【００１７】また、例えば、ループフィルタ１０７ｃと
してオペアンプによる積分回路を使用することが行われ
ることがある。このような場合、周波数差量は積分器を
構成するコンデンサに蓄積されるチャージの量によって
表わされることになる。このようなループフィルタを使
用する場合、検出した周波数差を積分器に設定すること
は難しく、例えできたとしても、正確な周波数差の設定
を行うことは難しい。

【００１８】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、位相だけは一致しているもの
の、受信信号とクロック周波数差は一致していないまま
同期追従モードに入ってしまうため、同期追従モードに
おける位相のずれの発生を防ぐことができない点であ
る。

【００１９】本発明の目的は、これら従来技術の課題を
解決し、簡単な構成によって、高速な同期獲得を行うこ
とができ、且つ同期追従動作後に移行時の過渡応答を短
くすることのできる位相同期回路を提供することであ
る。

【００２０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の位相同期回路は、２次ループ形式を持つ位
相同期回路であって、図１，３に示すように、同期捕捉
動作において入力信号のクロック信号成分と自装置側で
使用するクロックとの周波数差を検出してこの周波数差
に応じた出力値を出力する手段（周波数差検出回路１０
９）と、この出力値を、同期追従動作を開始する際に、
２次ループを構成するための積分器（ループフィルタ１
０７）の初期オフセット値として設定する手段（コンデ
ンサ３０６、スイッチ回路３０７）とを備える。

【００２１】あるいは、図４に示すように、周波数差検
出回路１０９と、この周波数差検出回路１０９からの出
力値を、同期追従動作を開始する際に、２次ループを構
成するためのループフィルタ１０７ａの初期出力値に加
算する手段（加算器４０１）を備える。

【００２２】また、入力信号に特定パターンのデータ列
の繰り返し使用するプリアンブル信号を使用している場
合には、この特定パターンの相関特性の変動量により、
入力信号と受信器側クロックとの周波数差を検出する手
段を設け、周波数差量を簡易に且つ高速に得る。

【００２３】また、プリアンブル信号を使用していない
場合であって、同期捕捉動作において検出される入力信
号の位相と自装置側で使用するクロックの位相との差の
変動に基づき、周波数差を検出する手段（周波数差検出
回路１０９）を備える。

【００２４】また、図７に示すように、位相同期回路が
デジタル信号処理方式によって構成され、且つ、２次ル
ープを構成するための積分器がＩＩＲ（Infinite Impul
se Response）型ないしはＦＩＲ（Finite Impulse Resp
onse）型のデジタル積分器である場合には、周波数差検
出回路１０９からの出力値を、同期追従動作を開始する
際に、このデジタル積分器（加算器７０５、状態保持回
路７０８）の初期値として設定する手段（スイッチ回路
７０９）を備える。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を、図
面により詳細に説明する。図１は、本発明に係る位相同
期回路の第１の構成例を示すブロック図である。

【００２６】図１に示す位相同期回路は受信装置に設け
られたものであり、１０１は入力信号の入力端、１０２
は入力信号からクロック成分（クロック信号）を検出す
るクロック成分検出回路、１０３はクロック成分検出回
路１０２で抽出されたクロック信号と受信側のクロック
信号とを掛け合わせる乗算器、１０４は乗算器１０３で
掛け合わせた信号から位相差を検出する位相比較器、１
０５はプリアンブル部分の位相を検出する初期位相検出
回路、１０６は電圧制御発振器（図中および以下「ＶＣ
Ｏ」と記載）（ＶＣＯ：Voltage Controlled Oscillato
r）、１０７はループフィルタ、１０８はスイッチ回路
（図中、「ＳＷ」と記載）、１０９は周波数差検出回路
である。

【００２７】このような構成においての同期捕捉動作お
よび同期追従動作を説明する。まず、同期捕捉を行う場
合、スイッチ回路１０８は、位相比較器１０４の出力が
初期位相検出回路１０５側に接続されるように設定され
る。この状態で初期位相検出回路１０５からは、ある一
定の位相情報が位相比較器１０４に出力される。また、
ＶＣＯ１０６からは一定の周波数のクロック信号が出力
されている。

【００２８】入力端１０１から入力された信号からクロ
ック成分検出回路１０２によってクロック信号成分が抽
出される。このクロック成分の抽出技術としては、例え
ば受信信号を２乗する、または絶対値信号をとる等の非
線型処理を行い、この内のクロック信号成分のみをバン
ドパスフィルタ等で抽出することが一般である。

【００２９】ＶＣＯ１０６からは、受信装置で使用する
クロック信号が発生させられる。このＶＣＯ１０６から
のクロック信号と、クロック成分検出回路１０２で受信
信号から抽出されたクロック信号とは乗算器１０３で掛
け合わされ、位相比較器１０４で、その掛け合わされた
信号の低周波成分を抽出することによって、位相差を検
出することができる。

【００３０】このように、同期捕捉動作では、位相比較
器１０４で検出された位相差信号が初期位相検出回路１
０５に入力される。この初期位相検出回路１０５では、
入力された位相信号の統計的処理等が行われ、同期追従
を行う際の初期の位相が計算される。

【００３１】この初期位相を計算し終わると、位相同期
回路は同期追従動作に入る。同期追従動作では、スイッ
チ回路１０８はループフィルタ１０７側に接続され、ま
た同時に、初期位相検出回路１０５からは同期獲得時に
得られた初期の位相が出力され、さらに、ＶＣＯ１０６
からは制御信号に応じた周波数のクロック信号が出力さ
れる。

【００３２】このようにして同期追従を開始すると、位
相比較器１０４ は、初期位相検出回路１０５で検出し
た初期位相を基準に位相差を出力する。よって、位相差
の無い状態から同期追従を行うことができる。以後、こ
の初期位相から位相のずれた場合に位相比較器１０４か
らは位相誤差信号が出力され、この誤差信号がループフ
ィルタ１０７を通してＶＣＯ１０６に制御信号として入
力されることになる。

【００３３】以上の動作は、図８を用いて説明した従来
の位相同期回路の動作と同じである。本例においては、
このように位相を一致させて同期追従を開始させるだけ
でなく、さらに、周波数差検出回路１０９を設けること
により、同期追従動作後でのクロック周波数差による位
相ずれの発生を防止している。以下、この周波数差検出
回路１０９に係わる動作説明を行なう。

【００３４】位相同期回路が同期獲得動作を行う場合、
スイッチ回路１０８は、初期位相検出回路１０５および
周波数差検出回路１０９に対して位相比較器１０４の出
力が入力されるように接続される。

【００３５】図２は、図１における位相同期回路の位相
比較器からの出力信号の説明図である。

【００３６】本図２に示すように、図１の位相同期回路
において、位相比較器１０４から得られる位相差信号は
複素信号として表わされるものとする。このように位相
差信号を複素平面上に表わした場合、周波数差があると
すると、ある時点での信号点の位置p１が、時間と共に
位置p２へ移動することになる。

【００３７】周波数差検出回路１０９において、p１か
らp２までの角度（θ）をその間の移動にかかった時間
で割ることにより、周波数差を検出することができる。
このようにして、周波数差検出回路１０９において、ク
ロック周波数差に応じた出力信号が得られ、この出力信
号がループフィルタ１０７に入力される。このループフ
ィルタ１０７を、例えばオペアンプを使用したアナログ
回路で実現した例を図３に示す。

【００３８】図３は、図１におけるループフィルタの構
成例を示すブロック図である。

【００３９】図３において、３０１は位相比較器１０４
からの位相差信号を入力する入力端、３０２,３０５は
抵抗、３０３は非常に大きな増幅率を持つオペアンプ
（図中、「ＯＰ」と記載）、３０４はループフィルタ１
０７の出力端、３０６はコンデンサ、３０７はスイッチ
回路（図中、「ＳＷ」と記載）、３０８は周波数差検出
回路１０９からの信号の入力端である。

【００４０】同期獲得動作を行う場合、スイッチ回路３
０７は周波数差検出回路１０９側に接続され、周波数差
検出回路１０９の出力信号が入力端３０８を介して入力
され、積分器を構成するコンデンサ３０６に対して電荷
を充電される。これにより、周波数差がループフィルタ
１０７に設定されされることになる。

【００４１】同期追従する場合は、図１におけるスイッ
チ回路１０８、および、図３のループフィルタ１０７内
のスイッチ回路３０７がそれぞれ切り替えられる。これ
により、図３において、位相比較器１０４の出力が入力
端３０１からループフィルタ１０７に入力され、ループ
フィルタ１０７が積分器として動作し始める。

【００４２】この際、コンデンサ３０６には周波数差検
出回路１０９からの出力信号による電荷が溜まっている
ため、ループフィルタ１０７は、ある一定値を初期値と
して出力し始め、これが出力端３０４を介してＶＣＯ１
０６に入力される。よって、同期追従開始当初から、周
波数補正のされたクロック信号がＶＣＯ１０６から得ら
れることになる。

【００４３】図４は、本発明に係る位相同期回路の第２
の構成例を示すブロック図である。

【００４４】図４における位相同期回路は、図１におけ
る位相同期回路と同様に、入力端１０１、クロック成分
検出回路１０２、乗算器１０３、位相比較器１０４、初
期位相検出回路１０５、ＶＣＯ１０６、ループフィルタ
１０７ａ、スイッチ回路（図中、「ＳＷ」と記載）１０
８、周波数差検出回路１０９を有し、さらに、加算器４
０１を具備している。また、ループフィルタ１０７ａ
は、図３で示されるループフィルタ１０７から入力端３
０８やスイッチ回路３０７などを取り除いた構成であ
る。

【００４５】このような構成の位相同期回路においての
同期捕捉動作は、図１，３で説明した位相同期回路と同
じであるが、同期追従動作が異なる。

【００４６】アナログ回路で位相同期回路のループフィ
ルタを構成する場合、図３で説明したように、ループフ
ィルタ１０７内のコンデンサ３０６の電荷量を設定する
必要がある。しかし、特にコンデンサ３０９の容量が小
さい場合など、ループフィルタ１０７内の初期状態を設
定することが難しい場合がありえる。

【００４７】このような場合、図４に示すように、周波
数差検出回路１０９からの出力値を加算回路４０１を介
してループフィルタ１０７ａの出力に加算し、これをＶ
ＣＯ１０６に入力することによっても同様の効果を得る
ことができる。

【００４８】この場合、ループフィルタ１０７ａは同期
追従時に出力が０の状態から始まることになり、これに
周波数差検出回路１０９からのオフセット値が足され、
周波数補正のされたクロック信号が得られることにな
る。

【００４９】図５は、本発明に係る位相同期回路の第３
の構成例を示すブロック図である。

【００５０】図５における位相同期回路は、図１におけ
る位相同期回路と同様に、入力端１０１、クロック成分
検出回路１０２、乗算器１０３、位相比較器１０４、初
期位相検出回路１０５、ＶＣＯ１０６、ループフィルタ
１０７、スイッチ回路１０８、周波数差検出回路１０９
ａを有し、さらに、相関検出回路５０１を具備してい
る。この相関検出回路５０１は、例えばマッチトフィル
タ等によって実現される。

【００５１】このような構成により、本例の位相同期回
路は、以下のようにして、動作する。入力信号のプリア
ンブルの繰り返しパターンとして、Ｍ系列符号を割りあ
てた場合、そのマッチトフィルタ出力は、図６に示すよ
うに、Ｍ系列１周期毎に、特定の位相で相関ピークを発
生する。

【００５２】図６は、図５における相関検出回路のマッ
チトフィルタ出力例を示す説明図である。

【００５３】本図６で示すように、相関ピークは、受信
側のＭ系列１周期を基準とした場合の入力信号のプリア
ンブルのＭ系列１周期の時間間隔で現れることになる。
よって、受信側で予想する相関ピーク位置と実際に現れ
る相関ピーク時間の差（τ）を検出することによって周
波数差を検出することができる。

【００５４】図５における相関検出回路５０１では、図
６に示すように、ある相関ピークを基準に、相関ピーク
差τの増加量ないしは減少量を検出し、図５の周波数差
検出回路１０９ａに伝える。周波数差検出回路１０９ａ
では、この位相ピークの時間差から周波数差に換算し、
これをループフィルタ１０７に伝達する。以下、図１の
位相同期回路と同様の同期捕捉動作および同期追従動作
を行なう。

【００５５】図７は、本発明に係る位相同期回路の第４
の構成例を示すブロック図である。

【００５６】本図７における位相同期回路は、デジタル
信号処理方式によって構成され、且つ、２次ループを構
成するための積分器がＩＩＲ（Infinite Impulse Respo
nse）型ないしはＦＩＲ（Finite Impulse Response）型
のデジタル積分器である場合を例に示している。

【００５７】本図７における位相同期回路は、ディジタ
ル信号処理を行なうものであり、ループフィルタ１０７
ｂは、位相比較器１０４側の入力端７０１と、各々或る
一定の増幅率を持つ増幅器７０２,７０６、および、加
算器７０３,７０５、ＶＣＤ１０６への出力端７０４、
周波数差検出回路１０９側の入力端７０７、１シンボル
時間の状態保持回路７０８、そして、スイッチ回路（図
中、「ＳＷ」と記載）７０９からなる。

【００５８】位相同期回路を２次ループとして構成する
場合、ループフィルタ１０７ｂには、位相差を直接伝え
る経路と、それまでの位相差を積分して出力する経路の
２つを持つフィルタが使用されるが、本図７で示す例の
場合、増幅器７０２と加算器７０３を経る経路が、直
接、位相差を伝える経路であり、加算器７０５と増幅器
７０６および加算器７０３を経る経路が、積分して出力
する経路となる。

【００５９】この積分する経路において、特に、加算器
７０５および状態保持回路７０８で構成される部分が積
分器としての動作をする。従って、状態保持回路７０８
の同期追従動作時の初期状態を設定することによって、
周波数差を設定することができる。すなわち、同期捕捉
動作時には、スイッチ回路７０９を周波数差検出回路１
０９側に接続し、状態保持回路７０８に周波数差に比例
した値を入力する。そして、同期追従時には、スイッチ
回路７０９を加算器７０５側に接続し、積分動作を開始
する。

【００６０】以上、図１〜図７を用いて説明したよう
に、本例の位相同期回路は、２次ループ形式を持つ位相
同期回路であって、特に、図１，３に示すように、同期
捕捉動作において入力信号のクロック信号成分と自装置
側で使用するクロックとの周波数差を検出してこの周波
数差に応じた出力値を出力する手段（周波数差検出回路
１０９）と、この出力値を、同期追従動作を開始する際
に、２次ループを構成するための積分器（ループフィル
タ１０７）の初期オフセット値として設定する手段（コ
ンデンサ３０６、スイッチ回路３０７）とを備え、位相
同期回路の同期獲得動作時に、初期位相だけでなく、周
波数差も検出し、これを初期値として同期追従させる。

【００６１】このように、位相のみならず、受信信号と
クロック周波数差を一致させることにより、同期追従動
作直後に起きる過渡応答を少なくし、同期追従モードに
おける位相のずれの発生を防ぎ、性能のよい位相同期回
路を実現することができる。

【００６２】尚、周波数差検出回路１０９では、同期捕
捉動作において位相比較器１０４で検出される入力信号
の位相と自装置側で使用するクロックの位相との差の変
動に基づき、周波数差を検出する。このように、位相比
較器１０４からの出力信号から周波数差を検出すること
により、回路規模の小さな位相同期回路を実現すること
ができる。

【００６３】また、本例の位相同期回路は、図４に示す
ように、周波数差検出回路１０９と、この周波数差検出
回路１０９からの出力値を、同期追従動作を開始する際
に、２次ループを構成するためのループフィルタ１０７
ａの初期出力値に加算する手段（加算器４０１）を備え
る。これにより、ループフィルタに初期値を設定するこ
とが難しい場合でも、簡単な構成によって、周波数差を
位相同期回路の初期値として設定することができ、性能
のよい位相同期回路を実現することができる。

【００６４】また、図５に示すように、入力信号に特定
パターンのデータ列の繰り返し使用するプリアンブル信
号を使用している場合には、この特定パターンの相関特
性の変動量により、入力信号と受信器側クロックとの周
波数差を検出する手段（相関検出回路５０１）を設け
る。このように、プリアンブル信号を使用し、入力信号
と受信器側クロックとの周波数差を、相関特性を求める
ことによって得ることにより、簡易に且つ高速に周波数
差量を得ることができる。

【００６５】また、図７に示すように、位相同期回路が
デジタル信号処理方式によって構成され、且つ、２次ル
ープを構成するための積分器がＩＩＲ型ないしはＦＩＲ
型のデジタル積分器である場合には、周波数差検出回路
１０９からの出力値を、同期追従動作を開始する際に、
このデジタル積分器（加算器７０５、状態保持回路７０
８）の初期値として設する手段（スイッチ回路７０９）
を備える。このようにして、デジタル信号処理での位相
同期回路に関しても、簡易で性能のよい位相同期回路を
提供することができる。

【００６６】尚、本発明は、図１〜図７を用いて説明し
た例に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能である。

【００６７】

【発明の効果】本発明によれば、位相同期回路の同期獲
得動作時に、初期位相だけでなく、周波数差も検出し、
これを初期値として同期追従させることにより、同期追
従動作直後に起きる過渡応答を少なくし、もって、性能
のよい位相同期回路を実現することができる。

【００６８】また、同期捕捉動作において取得した周波
数差を、同期追従動作時に、ループフィルタの初期出力
値に加算する構成とすることにより、ループフィルタに
初期値を設定することが難しい場合でも、簡単な構成に
よって、周波数差を位相同期回路の初期値として設定す
ることができ、もって、性能のよい位相同期回路を実現
することができる。

【００６９】また、プリアンブル信号を使用し、入力信
号と受信器側クロックとの周波数差を相関特性を求める
ことで周波数差を得ることにより、簡易な方法で高速な
周波数差量を得ることができる。

【００７０】また、位相比較器からの出力信号から周波
数差を検出することにより、回路規模の小さな位相同期
回路を実現することができる。

【００７１】また、デジタル信号処理での位相同期回路
に適用することによって、簡易で性能のよい位相同期回
路を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る位相同期回路の第１の構成例を示
すブロック図である。

【図２】図１における位相同期回路の位相比較器からの
出力信号の説明図である。

【図３】図１におけるループフィルタの構成例を示すブ
ロック図である。

【図４】本発明に係る位相同期回路の第２の構成例を示
すブロック図である。

【図５】本発明に係る位相同期回路の第３の構成例を示
すブロック図である。

【図６】図５における相関検出回路のマッチトフィルタ
出力例を示す説明図である。

【図７】本発明に係る位相同期回路の第４の構成例を示
すブロック図である。

【図８】従来の位相同期回路の構成例を示すブロック図
である。

【符号の説明】

１０１：入力端、１０２：クロック成分検出回路、１０
３：乗算器、１０４：位相比較器、１０５：初期位相検
出回路、１０６：電圧制御発振器（「ＶＣＯ」）、１０
７，１０７ａ〜１０７ｃ：ループフィルタ、１０８：ス
イッチ回路（「ＳＷ」）、１０９，１０９ａ：周波数差
検出回路、３０１，３０８：入力端、３０２，３０５：
抵抗、３０３：オペアンプ（「ＯＰ」）、３０４：出力
端、３０６：コンデンサ、３０７：スイッチ回路（「Ｓ
Ｗ」）、４０１：加算器、５０１：相関検出回路、７０
１，７０７：入力端、７０２，７０６：増幅器、７０
３，７０５：加算器、７０４：出力端、７０８：状態保
持回路、７０９：スイッチ回路（「ＳＷ」）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ２次ループを構成する積分器を具備した
   位相同期回路であって、入力信号のクロック信号成分と
   自回路で生成するクロックとの周波数差を検出して該周
   波数差に応じた出力信号を出力する第１の手段と、入力
   信号に対して位相追従する際に上記出力信号を上記積分
   器の初期値として設定する第２の手段とを有することを
   特徴とする位相同期回路。
2. 【請求項２】 ２次ループを構成するループフィルタを
   具備した位相同期回路であって、入力信号のクロック信
   号成分と自回路で生成するクロックとの周波数差を検出
   して該周波数差に応じた出力信号を出力する第１の手段
   と、入力信号に対して位相追従する際に上記出力信号を
   上記ループフィルタの出力に加算する第２の手段とを有
   することを特徴とする位相同期回路。
3. 【請求項３】 請求項１、もしくは、請求項２のいずれ
   かに記載の位相同期回路であって、上記入力信号とし
   て、特定パターンのデータ列を繰り返し使用するプリア
   ンブル信号を入力する手段を有し、上記第１の手段は、
   上記プリアンブル信号の特定パターンの相関特性の変動
   量により周波数差を検出することを特徴とする位相同期
   回路。
4. 【請求項４】 請求項１、もしくは、請求項２のいずれ
   かに記載の位相同期回路であって、入力信号のクロック
   信号成分と自回路で生成するクロックとの位相差を検出
   する位相差比較手段を有し、上記第１の手段は、上記位
   相差比較手段で検出した位相差の変動量に基づき上記周
   波数差を検出することを特徴とする位相同期回路。
5. 【請求項５】 ２次ループを構成する積分器にデジタル
   積分器を用いた位相同期回路であって、入力信号のクロ
   ック信号成分と自回路で生成するクロックとの周波数差
   を検出して該周波数差に応じた出力信号を出力する手段
   と、入力信号に対して位相追従する際に上記出力信号値
   を上記デジタル積分器の初期値として設定する手段とを
   有することを特徴とする位相同期回路。