JPH02232765A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02232765A JPH02232765A JP5290489A JP5290489A JPH02232765A JP H02232765 A JPH02232765 A JP H02232765A JP 5290489 A JP5290489 A JP 5290489A JP 5290489 A JP5290489 A JP 5290489A JP H02232765 A JPH02232765 A JP H02232765A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- data
- shift
- transferred
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 36
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は正方行列の転置行列を容易に得るための集積
回路装置に関するものである。
回路装置に関するものである。
従来、ｎＸｎの行列に対し、その転置行列を得るために
汎用のメモリを用いた場合は、ｎｔ回のメモリに対する
リ一ド／ライトが必要であり、行列の要素の増大ととも
に非常に長い時間がかかることとなった。
汎用のメモリを用いた場合は、ｎｔ回のメモリに対する
リ一ド／ライトが必要であり、行列の要素の増大ととも
に非常に長い時間がかかることとなった。
即ち、ある行列に対し、汎用のメモリを用いて転置行列
を生成する場合には、該行列の各要素を一時ストア用の
メモリに待避させ、順番を入れ換え、再びメモリに書き
込むという作業を行っていた。
を生成する場合には、該行列の各要素を一時ストア用の
メモリに待避させ、順番を入れ換え、再びメモリに書き
込むという作業を行っていた。
従来の転置行列の生成は以上のように構成されているの
で、行列要素が多くなると時間がかかるなどの問題点が
あった。
で、行列要素が多くなると時間がかかるなどの問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、転置行列を容易に生成することのできる集積
回路装置を得ることを目的としている。
たもので、転置行列を容易に生成することのできる集積
回路装置を得ることを目的としている。
この発明に係る集積回路装置は、行列配列されたデータ
の各要素を記憶できる記憶手段を二面持ち、しかも少な
くともその一方はデータを行方向及び列方向にシフトで
きる構造をもつものとし、かつ該両面間でのデータの転
送を制御する転送制御手段を設けたものである。
の各要素を記憶できる記憶手段を二面持ち、しかも少な
くともその一方はデータを行方向及び列方向にシフトで
きる構造をもつものとし、かつ該両面間でのデータの転
送を制御する転送制御手段を設けたものである。
この発明における集積回路装置では、行列配列されたデ
ータの各要素を記憶できる記憶手段を二面持ち、しかも
少なくともその一方はデータを行方向及び列方向にシフ
トできるものとし、該二面の各要素は両面間でデータの
転送を可能としたので、転置行列を容易に生成すること
ができる。
ータの各要素を記憶できる記憶手段を二面持ち、しかも
少なくともその一方はデータを行方向及び列方向にシフ
トできるものとし、該二面の各要素は両面間でデータの
転送を可能としたので、転置行列を容易に生成すること
ができる。
第１図はこの発明の一実施例による、４行４列の正方行
列の転置行列を生成する半導体集積回路装置を示す。
列の転置行列を生成する半導体集積回路装置を示す。
今、行列（Ａ）が
と表わされるとすると、転置行列（Ａ）Ｔはとなる。本
実施例はｌ）から２》を求めるものであり、そのハード
ウェア構成は以下の通りである。
実施例はｌ）から２》を求めるものであり、そのハード
ウェア構成は以下の通りである。
第１図において、１は（Ａ）の各要素を記憶する部分で
ある第１面、２は転置行列の結果を記憶する部分である
第２面である。３は第１面の各要素Ｂ Ｉ Ｉ Ｊと第
２面の各要素ａ２１，を接続するスイッチである。
ある第１面、２は転置行列の結果を記憶する部分である
第２面である。３は第１面の各要素Ｂ Ｉ Ｉ Ｊと第
２面の各要素ａ２１，を接続するスイッチである。
第１面１ 第２面２
次に、本実施例の動作について説明する。
ｌ．最初の状態において、第１面１の要素のうち上記３
）式において丸印をつけた要素のみスイッチ３を“オン
”として第２面２ヘデータを転送し、他は“オフ”とし
てデータを転送しない。
）式において丸印をつけた要素のみスイッチ３を“オン
”として第２面２ヘデータを転送し、他は“オフ”とし
てデータを転送しない。
２．次に第１面の要素を行方向ヘシフトし次式の行列を
得る。
得る。
５．行方向シフト，列方向シフトをさらに繰り返し、所
要の要素を転送し、次式の行列を得る。
要の要素を転送し、次式の行列を得る。
３．次にこれを列方向ヘシフトしさらに丸印をつけた要
素のみ第２面２ヘデータを転送し、次式の行列を得る。
素のみ第２面２ヘデータを転送し、次式の行列を得る。
４．さらに行方向シフト，列方向シフトを行い所要の要
素を転送し、次式の行列を得る。
素を転送し、次式の行列を得る。
以上のように、行シフト，列シフト，及び転送を繰り返
ヂことにより、転置行列が得られる。
ヂことにより、転置行列が得られる。
第２図は上記実施例装置の第１記憶面１または第２記憶
面２の記憶素子の一部を示す図であり、図中２１はイン
バータ、２２は各記憶面内での行列要素の転送のための
スイッチ、φｘｌ，φｘ２，φ７Ｌφｙ２は各面内での
転送のためのクロック、２３は２つのインバータ２１と
２つのスイッチ２２とからなる一妄素分の記憶素子であ
る。
面２の記憶素子の一部を示す図であり、図中２１はイン
バータ、２２は各記憶面内での行列要素の転送のための
スイッチ、φｘｌ，φｘ２，φ７Ｌφｙ２は各面内での
転送のためのクロック、２３は２つのインバータ２１と
２つのスイッチ２２とからなる一妄素分の記憶素子であ
る。
なお、第１面，第２面の物理的配置については特に限定
されるものではないが、活性層（トランジスタ）を積層
した三次元構造，即ち三次元回路素子を用い、第１図に
示されるように、第１面の下に第２面を配置することに
より、各要素間を接続する線を短くでき、装置の小型化
を図ることができる。
されるものではないが、活性層（トランジスタ）を積層
した三次元構造，即ち三次元回路素子を用い、第１図に
示されるように、第１面の下に第２面を配置することに
より、各要素間を接続する線を短くでき、装置の小型化
を図ることができる。
以上のようにこの発明によれば、行列データを記憶でき
しかも少なくともその一方はデータを行方向及び列方向
にシフトできる記憶手段を二面持ち、該両面間でデータ
の転送を可能としたので、転置行列を容易に生成するこ
とができ、しかも処理速度を大幅に向上でき、行列演算
に多大の効果を発揮できる効果がある。
しかも少なくともその一方はデータを行方向及び列方向
にシフトできる記憶手段を二面持ち、該両面間でデータ
の転送を可能としたので、転置行列を容易に生成するこ
とができ、しかも処理速度を大幅に向上でき、行列演算
に多大の効果を発揮できる効果がある。
第１図は本発明の一実施例による集積回路装置を示す斜
視図、第２図は上記実施例の第１記憶面または第２記憶
面の記憶素子の一部を示す図である。 図において、１は第１記憶面、２は第２記憶面、１１．
２１は行列要素、３は両記憶面の要素間を接続するスイ
ッチ（転送制御手段）、１１はインバータ、１２はスイ
ッチ、１３は一要素分の記憶素子である。
視図、第２図は上記実施例の第１記憶面または第２記憶
面の記憶素子の一部を示す図である。 図において、１は第１記憶面、２は第２記憶面、１１．
２１は行列要素、３は両記憶面の要素間を接続するスイ
ッチ（転送制御手段）、１１はインバータ、１２はスイ
ッチ、１３は一要素分の記憶素子である。
Claims (1)
- 【特許請求の範囲】 １）ｎ行ｎ列（ｎ：自然数）の二次元に行列配列された
データの各要素を記憶する複数の記憶素子からなり、行
方向、列方向ともにシフトが可能な構造を有する第１の
記憶手段と、 転置行列のデータの各要素を記憶する複数の記憶素子か
らなる第２の記憶手段と、 上記第１の記憶手段のデータの第２の記憶手段への転送
を制御する転送制御手段とを備え、上記ｎ行ｎ列の行列
の転置行列を生成することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052904A JPH0748206B2 (ja) | 1989-03-07 | 1989-03-07 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052904A JPH0748206B2 (ja) | 1989-03-07 | 1989-03-07 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02232765A true JPH02232765A (ja) | 1990-09-14 |
| JPH0748206B2 JPH0748206B2 (ja) | 1995-05-24 |
Family
ID=12927831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1052904A Expired - Lifetime JPH0748206B2 (ja) | 1989-03-07 | 1989-03-07 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748206B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108145865A (zh) * | 2017-11-16 | 2018-06-12 | 华中科技大学 | 倒角加工方法及相应装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074053A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | アレイメモリ |
| JPS613450A (ja) * | 1984-06-18 | 1986-01-09 | Hiroshima Daigaku | 三次元光結合共有メモリ集積装置 |
| JPS62267168A (ja) * | 1986-05-15 | 1987-11-19 | Fuji Xerox Co Ltd | 行列デ−タの転置処理装置 |
-
1989
- 1989-03-07 JP JP1052904A patent/JPH0748206B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074053A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | アレイメモリ |
| JPS613450A (ja) * | 1984-06-18 | 1986-01-09 | Hiroshima Daigaku | 三次元光結合共有メモリ集積装置 |
| JPS62267168A (ja) * | 1986-05-15 | 1987-11-19 | Fuji Xerox Co Ltd | 行列デ−タの転置処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108145865A (zh) * | 2017-11-16 | 2018-06-12 | 华中科技大学 | 倒角加工方法及相应装置 |
| CN108145865B (zh) * | 2017-11-16 | 2019-11-15 | 华中科技大学 | 倒角加工方法及相应装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748206B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006997A (ko) | 용장회로(冗長回路) | |
| GB1423397A (en) | Multi-dimensional access solid state memory | |
| JPH05224892A (ja) | 自乗回路 | |
| JPS61267148A (ja) | 記憶回路 | |
| JPH02232765A (ja) | 集積回路装置 | |
| JP2973755B2 (ja) | レイアウト検証方法 | |
| US5422840A (en) | SRAM cell and array thereof | |
| JPH05144291A (ja) | 半導体記憶装置 | |
| US7231413B2 (en) | Transposition circuit | |
| US4935897A (en) | Semiconductor memory device suitable for use as a dot image buffer for a printer | |
| US5193203A (en) | System for rearranging sequential data words from an initial order to an arrival order in a predetermined order | |
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JPH0248912B2 (ja) | ||
| JP7427972B2 (ja) | 半導体記憶装置、コントローラ、及び方法 | |
| JP2887369B2 (ja) | ２次元配列データアクセス装置 | |
| JPS63226141A (ja) | 伝送ビツト組み替え装置 | |
| JP2580501B2 (ja) | 並列デ−タ処理装置 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| Lee | Efficient address generation in a parallel processor | |
| JPS6050584A (ja) | メモリ装置 | |
| CN117725002A (zh) | 数据传输方法、数据传输装置和电子设备 | |
| JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ | |
| KR950004300B1 (ko) | 2차원 병렬구조 컴퓨터 시스템의 단위기판 배열방법 | |
| JPH07122898B2 (ja) | メモリシステム | |
| JPH0823993B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |