JPH02232762A - システム間データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） ２つのコンピュータシステム間でデータ転送を行なうシ
ステム間データ転送方式に関し、システム間の信号線の
本数が減少し、システムバスの利用効率が向上すること
を目的とし、第１のコンピュータシステムと第２のコン
ピュータシステムとの間に通信パスを設け、データ転送
を行なうシステム間データ転送方式において、該通信バ
ス上に設けられデータ転送の開始アドレス及びワード数
を該第１，第２のコンピュータシステム間で転送する通
信レジスタと、該通信バス上に設けられ所定ワードの転
送データを格納するデータパッファと、該第１のコンピ
ュータシステムと該データバツフ７との間のデータ転送
を制御する第１の転送制御部と、該第２のコンピュータ
システムと該データバッフ７との間のデータ転送を制御
する第２の転送制御部とを有し、該第１の転送制御部に
よるデータ転送と該第２の転送制御部によるデータ転送
とを交互に行ない、第１，第２のコンピュータシステム
間でデータ転送を行なうよう構成する。

〔産業上の利用分野〕

本発明はシステム間データ転送方式に関し、２つのコン
ピュータシステム間でデータ転送を行なうシステム間デ
ータ転送方式に関する。

ビル管理等の管理システムを２つのコンピュータを用い
たデュアルシステムで行なう場合、２つのコンピュータ
システム間のシステム通信を行なう必要がある。

〔従来の技術〕

第４図は従来方式の一例のブロック図を示す。

同図中、ＣＰＵ１　０．メモリ１１，バス制御部１２は
システムバス１３に接続され第１のコンピュータシステ
ムを構成し、ＣＰＵ１４．メモリ１５，バス制御部１６
はシステムバス１７に接続され第２のコンピュータシス
テムを構成している。

システムバス１３．１７間には全二重通信を行なうため
に通信バス１８．１９が設けられ、通信バス１８．１９
夫々にＤＭＡ！］ＪＩ［１部２０．２１が設けられてい
る。Ｄ　Ｍ　Ａ　ＩＩＩ　ｆ８部２０．２１夫々はＤＭ
Ａコントローラ２２ａ．２３ａと、バス権要求のレジス
タ（ＢＲＥＱ）２２ｂ，２３ｂとバス権要求応答のレジ
スタ（ＥＮ）２２ｃ，２３ｃとで構成されている。

ここで、メモリ１１からメモリ１５へ通信メッセージを
送る場合、ＣＰＵ１　０の要求によりＤＭＡ　ＩＩＩ　
ｍ部２０はバス制御部１２．１６にバス権を要求してこ
れらからのバス権要求応答を得ることでシステムバス１
３，１４のバス権を獲得する。

この後メモリ１１に読出しアドレスを供給して通信メッ
セージの転送データを読出し通信バスに送出し、メモリ
１５に１込みアドレスを供給してこの転送データを１込
む。

〔発明が解決しようとする課題〕

従来方式ｒは、Ｄ　Ｍ　Ａ　Ｉｌｌ　ｉｌｌ部２０．２
１夫’ｒが第１，第２のコンピュータシステムのメモリ
１１．１５夫々をアクセスするため、通信バス１８，１
９夫々としてアドレス線、データ線、コマンド線、制ｗ
線が必要であり、信号線の本数が多いという問題があっ
た。

また、第１，第２のコンピュータシステム間でデータ転
送を行なうとき、ＤＭＡ制御部２０．２１夫々はシステ
ムバス１３．１７を占有するため、システムバスの利用
効率が悪いという問題があった。

本発明は上記の点に鑑みなされたもので、システム間の
信号纏の本数が減少し、システムバスの利用効率が向上
するシステム間データ転送方式を提供することを目的と
する。

〔課題を解決するための手段〕

第１図は本発明方式の原理図を示す。

同図中、第１のコンピュータシステム１はＣＰＵ１ａ，
メモリ１ｂ，Ｉ／Ｏ回路１０等で構成され、第２のコン
ピュータシステム２はＣＰＵ２ａ．メモリ２ｂ．Ｉ／Ｏ
回路２０等で構成され、両システム１，２間は通信バス
３で接続されている。

通信レジスタ４は、通信バス３上に設けられデータ転送
の開始アドレス及びワード数を第１，第２のコンピュー
タシステム１．２間で転送する。

データバッファ５は、通信バス３上に設けられ所定ワー
ドの転送データを格納する。

第１の転送制御部６は、第１のコンピュータシステム１
とデータパッファ５との間のデータ転送を制御する。

第２の転送制御部７は、第２のコンビ１−タシステム２
とデータバッファ５との間のデータ転送を制御し、第１
の転送制御部６によるデータ転送と第２の転送制御部７
によるデータ転送とを交ｂに１′ｉ′ない第１，第２の
コンビコータシステム１，２間でデータ転送を行なう。

〔作用〕

本発明方式においでは、第１，第２のコンビ１一タシス
テム１，２夫々におけるアドレスは第１，第２の転送制
御部６，７で管理されるため、通信バス３にアドレス線
が必要なく、通信バス３の信号線の本数を減少できる。

また、転送制闇部６（又は７）がコンビュータシステム
１（又は２）のシステムバスｌｄ（又は２ｄ）を占有し
ているとき、他方のコンピュータシスアム２（又は１）
でＣＰＵ２ａ　（又はｌａ）がシステムバス２ｄ（又は
１ｄ）を利用でき、システムバスの利用効率が向上する
。

〔実施例〕

第２図は本発明方式の一実施例のブロック図を示す。

同図中、ＣＰＩＪ３０，メモリ３１、Ｉ／Ｏ回路３２，
バス制御部３３夫々はシステムバス３４に接続され第１
のコンピ」一タシステム３５を構成し、ＣＰＵ３６，メ
モリ３７，Ｉ／Ｏ回路３８，バスυＩ御部３９夫々はシ
ステムバス４０に接続されて第２のコンピュータシステ
ムを構成している。

システムバス３４，４０１！！Ｉは通信レジスタ４３及
びデータバッファ４４が設けられた通信バス４５により
接続され、この通信バス４５に付随して第１，第２のコ
ンピュータシスｙ゛ム３５，４１夫々にＤＭＡ制御部４
６．４７が設けられている．また、両コンピュータシス
テム間で全二重通信を行なうために、システムバス３４
．４０間は通信レジスタ５０及びデータバッファ５１が
設けられた通信バス５２により接続され、この通信バス
５２に付随して第１，第２のコンピュータシステム３５
．４１夫々にＤ　Ｍ　Ａ制御部５３．５４が設けられて
いる。

土記の通信バス４５．５２夫々はデータ線、コマンド線
、制御線よりなりアドレス線は有していない。

ここで、ＣＰＵ３０がメモリ３１の通信メッセージをＣ
　Ｐ　Ｕ　３　６に送る場合、ＣＰＵ３０はＤＭＡ制郭
部４６にメモリ３１上の通信メッセージのデータブロッ
クの先頭アドレスとワード数をセットし、通信レジスタ
４３にメモリ３７上の通信メッセージの古込み先頭アド
レスとワード数をセットする。ＣＰＬＪ３６は通信レジ
スタ４３の内容を読出してＤＭＡかｌｔｌｌ１部４７に
セットする。

ＤＭＡｉｌＪＩＤ部４　６　ハハスｉ’ＪｗＪ部３　３
　ニヨッ”’Ｃ　ＣＰＵ３０からシステムバス３４のバ
ス権を獲得し、メモリ３１より通信メッセージのデータ
ブロックの１ブロックを読出してデータバツフ７４４に
格納し、システムバス３４のバス権を開放すると共にこ
の１ワードの格納をＤＭＡ制御部４７に通知する。これ
によってＤ　Ｍ　Ａ　Ｉｌｌ　ｍ部４７はＣＰＵ３６か
らシステムバス４０のバス権を獲得しデータバッファ４
４より１ワードのデータを読出してメモリ３７に磨込む
。

Ｄ　Ｍ　Ａ　！ｉｌ　ＩＩ部４６．４７ｉ．ｔ上記ノ動
作を繰り返しメモリ３１よりの通信メッセージがメモリ
３７にＤＭＡ転送される。

つまり、システムバス３４のパス権は第３図＜Ａ）に示
す如＜ＤＭＡ制御部４６とＣＰＬｌ３０とを交互に渡り
、システムバス３４のバス権は同図（Ｂ）に示す如＜　
Ｄ　Ｍ　Ａ　２ｉＩＩａ部４７とＣＰＵ３６とを交互に
渡る。また、ＤＭＡ制御部４６はメモリ３１の読出しア
ドレスを同図（Ｃ）に示す如く出力し、メモリ３１を同
図（Ｄ）に示すチップセレクト信号のＬレベル時にアク
ティブどする．また、メモリ３１より読出された同図｛
Ｅ）に示す如きデータはＤ　Ｍ　Ａ制御部４６よりデー
タバッファ４４に供給される同図（Ｆ）に示すリードコ
マンドの立上がり時にデータバッファ４４にラッチされ
る。

また、ＣＰＵ３０がメモリ３７にあるデータプロツクを
メモリ３１に転送する場合にも、ＣＰＵ３０は通信レジ
スタ４３を用いてメモリ３７のデータブロックの開始ア
ドレスとワード数をＣＰＵ３６に通知し、ＣＰＵ３ｉつ
，３６夫々がＤＭＡ制御部４６．４７に夫々の開始アド
レス、ワード数をセットし、ＤＭＡ制御部４６．４７に
よりデータバツフ７４４を介して上記と逆方向にワード
単位のデータ転送が行なわれる。

ＣＰｔＪ３６が第１のコンピュータシステムをアクセス
する場合には通信レジスタ５０．データバッファ５１，
通信バス５２，ＤＭＡＩＩＪｔＩ部５３，５４によって
上記と同様のデータ転送が行なわれる。

このように、第１，第２のコンピュータシステム３５．
４１１１１の通信パス４５．５２夫々はアドレス線が必
要ないため、信号線の本数が減少し、これは全二重通信
を行なう場合に特に好適である。

また、ＤＭＡ制御部４６又は５３がシステムバス３４を
占有するときにはシステムパス４０をＣＰＵ３６で使用
でき、ＤＭＡＩｌＩ１１１部４７又は５４がシステムバ
ス４０を占有するとぎにはシステムバス３４をＣＰＵ３
０で使用でき、システムパス３４．４０の利用効率が向
上する。

なお、データバッ７Ｆ４４．５１にｎワードのスタック
が可能なＦＩＦＯ（ファースト・イン・フ？−スト・ア
ウト）を使用して、第１，第２のコンピュータシステム
３５．４１夫々によりｎワード単位で転送データを信込
み、かつ読出す構成としても良い。

また、バス制御部３３．３９夫々を設けず、ＣＰＵ３０
，３６夫々でシステムバス３４，４０のバス権を制御す
るシステムであっても良く、上記実施例に限定されない
。

〔発明の効果〕

上述の如く、本発明のシステム間データ転送方式によれ
ば、システム間の通信バスの信号線の本数が減少し、各
コンピュータシステムのシステムパスの利用効率が向上
し、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明方式の原理図、 第２図は本発明方式の一実施例のブロック図、第３図は
第２図の方式の動作説明用タイミングチャート、 第４図は従来方式の一例のブロック図である。 図において、 １は第１のコンピュータシステム、 ２は第２のコンピュータシステム、 ３は通信バス、 ４は通信レジスタ、 ５はデータバッファ、 ６は第１の転送制御部、 ７は第２の転送制御部 を示す。 不毛明方への原理図 十′そ明方への７ロック図 菓２　図 従泉方ぺのアロツク国 第４図

Claims (1)

1. 【特許請求の範囲】 第１のコンピュータシステム（１）と第２のコンピュー
   タシステム（２）との間に通信バス（３）を設け、デー
   タ転送を行なうシステム間データ転送方式において、 該通信バス（３）上に設けられデータ転送の開始アドレ
   ス及びワード数を該第１、第２のコンピュータシステム
   （１、２）間で転送する通信レジスタ（４）と、 該通信バス（３）上に設けられ所定ワードの転送データ
   を格納するデータバッファ（５）と、該第１のコンピュ
   ータシステム（１）と該データバッファ（５）との間の
   データ転送を制御する第１の転送制御部（６）と、 該第２のコンピュータシステム（２）と該データバッフ
   ァ（５）との間のデータ転送を制御する第２の転送制御
   部（７）とを有し、 該第１の転送制御部（６）によるデータ転送と該第２の
   転送制御部（７）によるデータ転送とを交互に行ない、
   第１、第２のコンピュータシステム（１、２）間でデー
   タ転送を行なうことを特徴とするシステム間データ転送
   方式。