JPH0223048B2 - - Google Patents
Info
- Publication number
- JPH0223048B2 JPH0223048B2 JP56190081A JP19008181A JPH0223048B2 JP H0223048 B2 JPH0223048 B2 JP H0223048B2 JP 56190081 A JP56190081 A JP 56190081A JP 19008181 A JP19008181 A JP 19008181A JP H0223048 B2 JPH0223048 B2 JP H0223048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- pulse width
- converter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はPCM（パルス符号変調）信号を復調再
生する電力増幅器に関する。
生する電力増幅器に関する。
オーデイオ信号の録音再生に広く用いられてい
るレコードプレーヤやテープレコーダは多くの特
徴を備えた記録システムであるが、ダイナミツク
レンジやひずみ率、ワウフラツタなどの点では必
ずしも満足すべき伝達特性となつておらず、これ
らのそれぞれについては改良の努力が続けられて
いるが、現状では限界に近い。このような観点か
らオーデイオ信号をデイジタル符号として記録す
るPCM録音機、例えばPCMデイスクプレーヤあ
るいはPCMテープレコーダが開発されている。
るレコードプレーヤやテープレコーダは多くの特
徴を備えた記録システムであるが、ダイナミツク
レンジやひずみ率、ワウフラツタなどの点では必
ずしも満足すべき伝達特性となつておらず、これ
らのそれぞれについては改良の努力が続けられて
いるが、現状では限界に近い。このような観点か
らオーデイオ信号をデイジタル符号として記録す
るPCM録音機、例えばPCMデイスクプレーヤあ
るいはPCMテープレコーダが開発されている。
第１図は、従来のデイジタル化されたオーデイ
オ信号を復調再生するシステムを示すブロツク図
であり、１はPCM信号源、２は時系列のPCM信
号を並列信号にする直列・並列変換器，３は
PCM符号をアナログ量に変換するＤ／Ａ変換器、
４はローパスフイルター，５は電力増幅器，６は
スピーカ、７及び８は直流電圧源である。第１図
において、PCM信号源１からの時系列（直列）
PCM信号は、直列・並列変換器２で並列信号に
変換されて、Ｄ／Ａ変換器３に送られる。直列・
並列変換器２では、PCM信号作成時（つまり、
アナログ信号からデイジタル信号への変換時）の
サンプリング周期に同期したサンプリング信号を
発生させ、このサンプリング信号の周期，即ちサ
ンプリング周期に従つて変換後のPCM並列信号
をＤ／Ａ変換器３に送出する。Ｄ／Ａ変換器３で
アナログ量に変換された信号は、次のローパスフ
イルター４により完全にアナログ信号に変換さ
れ、電力増幅器５に入力される。
オ信号を復調再生するシステムを示すブロツク図
であり、１はPCM信号源、２は時系列のPCM信
号を並列信号にする直列・並列変換器，３は
PCM符号をアナログ量に変換するＤ／Ａ変換器、
４はローパスフイルター，５は電力増幅器，６は
スピーカ、７及び８は直流電圧源である。第１図
において、PCM信号源１からの時系列（直列）
PCM信号は、直列・並列変換器２で並列信号に
変換されて、Ｄ／Ａ変換器３に送られる。直列・
並列変換器２では、PCM信号作成時（つまり、
アナログ信号からデイジタル信号への変換時）の
サンプリング周期に同期したサンプリング信号を
発生させ、このサンプリング信号の周期，即ちサ
ンプリング周期に従つて変換後のPCM並列信号
をＤ／Ａ変換器３に送出する。Ｄ／Ａ変換器３で
アナログ量に変換された信号は、次のローパスフ
イルター４により完全にアナログ信号に変換さ
れ、電力増幅器５に入力される。
ところで上記したように、PCMのデイジタル
信号では、従来のレコードプレーヤ等のアナログ
信号に比べてダイナミツクレンジが拡がるため、
電力増幅器もこれに応じて大出力なものが必要と
なつてくる。現在では、電力増幅器は電力効率の
良さからＢ級出力回路のものが広く用いられてい
るが、Ｂ級出力回路と言えどもオーデイオ信号再
生時の平均電力効率は10〜20％と低い。このた
め、大出力の増幅器を従来技術で実現しようとす
ると莫大なコストと大きさを余儀なくされ、一般
家庭では使用に耐えないという問題が起る。
信号では、従来のレコードプレーヤ等のアナログ
信号に比べてダイナミツクレンジが拡がるため、
電力増幅器もこれに応じて大出力なものが必要と
なつてくる。現在では、電力増幅器は電力効率の
良さからＢ級出力回路のものが広く用いられてい
るが、Ｂ級出力回路と言えどもオーデイオ信号再
生時の平均電力効率は10〜20％と低い。このた
め、大出力の増幅器を従来技術で実現しようとす
ると莫大なコストと大きさを余儀なくされ、一般
家庭では使用に耐えないという問題が起る。
本発明の目的は、上記した従来技術での問題点
を解決し、PCM信号を復調する大出力の電力増
幅器でも良好な電力効率が得られ、セツトの小型
軽量化が可能で、かつコスト負担を軽くできる電
力増幅器を提供するにある。
を解決し、PCM信号を復調する大出力の電力増
幅器でも良好な電力効率が得られ、セツトの小型
軽量化が可能で、かつコスト負担を軽くできる電
力増幅器を提供するにある。
本発明の特徴は、電力増幅器の電源をスイツチ
ング方式とし、PCM信号をパルス幅変調信号に
変換するPWM変換器を備え、このPWM変換器
の出力によつて上記スイツチング電源を駆動して
増幅器電源電圧を可変制御する構成とするにあ
る。
ング方式とし、PCM信号をパルス幅変調信号に
変換するPWM変換器を備え、このPWM変換器
の出力によつて上記スイツチング電源を駆動して
増幅器電源電圧を可変制御する構成とするにあ
る。
以下、本発明の一実施例を第２図ないし第５図
により説明する。第２図は本発明のブロツク構成
図、第３図は第２図中の各部信号のタイムチヤー
ト、第４図はスイツチング電源の一実施例、また
第５図はスイツチング電源の動作波形を示す図で
ある。
により説明する。第２図は本発明のブロツク構成
図、第３図は第２図中の各部信号のタイムチヤー
ト、第４図はスイツチング電源の一実施例、また
第５図はスイツチング電源の動作波形を示す図で
ある。
第２図において第１図と同一符号は同一構成の
部分を示し、破線で囲んだ９及び１０がそれぞれ
本発明の特徴とする部分を示すPCM〜PWM変
換器及びスイツチング電源であり、１１は直列・
並列変換器、１２はクロツク信号発生器、１３は
カウンタ、１４はNOR回路、１５はセツトリセ
ツト・フリツプフロツプである。
部分を示し、破線で囲んだ９及び１０がそれぞれ
本発明の特徴とする部分を示すPCM〜PWM変
換器及びスイツチング電源であり、１１は直列・
並列変換器、１２はクロツク信号発生器、１３は
カウンタ、１４はNOR回路、１５はセツトリセ
ツト・フリツプフロツプである。
本実施例はPCM―PWM変換器９によつて、
PCM信号をパルス幅変調信号に変換し、この出
力でスイツチング電源を駆動せしめて、従来固定
であつた増幅器５の電源電圧を出力信号e0の大き
さに応じて可変制御し、増幅器出力素子に加わる
電圧を一定の小さな値に押えて電力損失を低減さ
せるものである。
PCM信号をパルス幅変調信号に変換し、この出
力でスイツチング電源を駆動せしめて、従来固定
であつた増幅器５の電源電圧を出力信号e0の大き
さに応じて可変制御し、増幅器出力素子に加わる
電圧を一定の小さな値に押えて電力損失を低減さ
せるものである。
先ず、第３図のタイムチヤートを参照しなが
ら、PCM―PWM変換器９の動作を説明する。
PCM信号源１から直列・並列変換器１１に入つ
た信号Ａは、ここで並列変換されて信号Ｃとな
り、サンプリングパルスＢの周期に従つてカウン
タ１３の並列入力端子に入力される。又、サンプ
リングパルスＢはカウンタのロード入力端子およ
びセツトリセツト・フリツプフロツプ１５のセツ
ト入力端子Ｓにも入力されている。カウンタ１３
は、ロード入力端子にサンプリングパルスＢが入
力されると並列入力端子に入力された値を取り込
み、その値よりクロツク信号発生器１２からのク
ロツクパルスＤが入力される度にカウントダウン
を開始する。そしてカウントダウンされた値は各
ビツトごとにNOR回路１４に入力され、NOR回
路の出力はセツトリセツト・フリツプフロツプ１
５のリセツト入力端子Ｒに入力される。
ら、PCM―PWM変換器９の動作を説明する。
PCM信号源１から直列・並列変換器１１に入つ
た信号Ａは、ここで並列変換されて信号Ｃとな
り、サンプリングパルスＢの周期に従つてカウン
タ１３の並列入力端子に入力される。又、サンプ
リングパルスＢはカウンタのロード入力端子およ
びセツトリセツト・フリツプフロツプ１５のセツ
ト入力端子Ｓにも入力されている。カウンタ１３
は、ロード入力端子にサンプリングパルスＢが入
力されると並列入力端子に入力された値を取り込
み、その値よりクロツク信号発生器１２からのク
ロツクパルスＤが入力される度にカウントダウン
を開始する。そしてカウントダウンされた値は各
ビツトごとにNOR回路１４に入力され、NOR回
路の出力はセツトリセツト・フリツプフロツプ１
５のリセツト入力端子Ｒに入力される。
以上の構成にあつて、セツトリセツト・フリツ
プフロツプ１５の出力端子Ｑは、カウンタ１３に
PCM信号が取り込まれてカウントが開始される
と同時に、セツト入力端子Ｓにサンプリングパル
スＢが入力されるため高レベルの“１”となり、
カウントダウンされた値が零（全てのビツトが
“０”）となつた時点、即ちカウントが終了した時
点でNOR回路１４の出力が“１”となつてリセ
ツトされるため、低レベルの“０”となる。従つ
て、出力端子Ｑには信号ＥのようにPCM符号に
応じたパルス信号が得られる。
プフロツプ１５の出力端子Ｑは、カウンタ１３に
PCM信号が取り込まれてカウントが開始される
と同時に、セツト入力端子Ｓにサンプリングパル
スＢが入力されるため高レベルの“１”となり、
カウントダウンされた値が零（全てのビツトが
“０”）となつた時点、即ちカウントが終了した時
点でNOR回路１４の出力が“１”となつてリセ
ツトされるため、低レベルの“０”となる。従つ
て、出力端子Ｑには信号ＥのようにPCM符号に
応じたパルス信号が得られる。
実際のPCM信号は14〜16ビツトであるが、第
３図では説明を簡単にするために４ビツトの場合
を示してある。例えば、第３図で示すように
PCM信号源から“0101”のコード信号が入力さ
れると、カウンタ１３では“0101”に対応する10
進数，即ち“５”回だけクロツクパルスＤをカウ
ントし、その回数に応じた時間幅を有するパルス
信号Ｅを発生する。以後“0111”および“1010”
のPCM信号についても同様に、クロツクパルス
Ｄの７個分および10個分の時間幅を有するパルス
信号となり、PCM―PWM変換がなされる。
３図では説明を簡単にするために４ビツトの場合
を示してある。例えば、第３図で示すように
PCM信号源から“0101”のコード信号が入力さ
れると、カウンタ１３では“0101”に対応する10
進数，即ち“５”回だけクロツクパルスＤをカウ
ントし、その回数に応じた時間幅を有するパルス
信号Ｅを発生する。以後“0111”および“1010”
のPCM信号についても同様に、クロツクパルス
Ｄの７個分および10個分の時間幅を有するパルス
信号となり、PCM―PWM変換がなされる。
なお、以上の説明で、サンプリングパルスＢの
発生形態については省略したが、実際のPCM信
号では14〜16ビツト置きにPCM信号作成時のサ
ンプリングの同期信号等が含まれるため、これを
用いて作成されるものである。
発生形態については省略したが、実際のPCM信
号では14〜16ビツト置きにPCM信号作成時のサ
ンプリングの同期信号等が含まれるため、これを
用いて作成されるものである。
次にスイツチ電源１０の動作について説明す
る。スイツチング電源には種々の方式があるが、
ここでは、その一例を第４図に又、その動作波形
を第５図に示す。第４図について、１６は高周波
トランス、１７はトランジスタ等のスイツチ、１
８，１９は整流ダイオード、２０，２１はフイル
タ回路、２２は全波整流器、２３は平滑コンデン
サ、２４，２５は交流電源入力端子であり、その
他第２図と同一符号は同一構成の部物を示す。第
４図は、一次側と二次側回路がON／ON方式の、
いわゆるホワード型のスイツチング電源であり、
その動作は公知であるため省略するが、二次側に
はスイツチの駆動パルス幅に応じた出力電圧±
vccを発生する。すなわち、第３図のPWM信号Ｅ
でスイツチ１７が駆動されると、出力電圧±vcc
は第５図ａのようにPWM信号のパルス幅に応じ
て変化するものとなる。ここで、PWM信号Ｅの
個々のパルス幅はPCM符号，すなわちデイジタ
ル変換される前のアナログ信号の情報量に対応す
る。従つて、PCM信号を複調再生した増幅器出
力信号e0に対するスイツチング電源１０の出力電
圧±vccは第５図ｂのようになり、増幅器電源電
圧を出力信号e0と相似に可変制御することができ
る。第５図ｂでE0なるオフセツト電圧はスイツ
チング電源１０の応答遅れによる増幅器出力素子
のクリツプ等を防止し、増幅器出力素子をアクテ
イグに動作させるために必要なものであるが、こ
れはPWM信号Ｅのパルス幅にオフセツトを持た
せる等により得ることができる。すなわち、第３
図で示したサンプリングパルスＢに同期して、例
えば第４図に示すように単安定マルチバイブレー
タ（MM）２５で一定幅のパルス例を生成し、こ
れとPWM信号Ｅとを加算器２６によつて加算を
行なうようにし、PWM信号Ｅのパルスを拡大制
御するようにすれば良い。この具体的な回路構成
は公知手段で容易であるので省略する。
る。スイツチング電源には種々の方式があるが、
ここでは、その一例を第４図に又、その動作波形
を第５図に示す。第４図について、１６は高周波
トランス、１７はトランジスタ等のスイツチ、１
８，１９は整流ダイオード、２０，２１はフイル
タ回路、２２は全波整流器、２３は平滑コンデン
サ、２４，２５は交流電源入力端子であり、その
他第２図と同一符号は同一構成の部物を示す。第
４図は、一次側と二次側回路がON／ON方式の、
いわゆるホワード型のスイツチング電源であり、
その動作は公知であるため省略するが、二次側に
はスイツチの駆動パルス幅に応じた出力電圧±
vccを発生する。すなわち、第３図のPWM信号Ｅ
でスイツチ１７が駆動されると、出力電圧±vcc
は第５図ａのようにPWM信号のパルス幅に応じ
て変化するものとなる。ここで、PWM信号Ｅの
個々のパルス幅はPCM符号，すなわちデイジタ
ル変換される前のアナログ信号の情報量に対応す
る。従つて、PCM信号を複調再生した増幅器出
力信号e0に対するスイツチング電源１０の出力電
圧±vccは第５図ｂのようになり、増幅器電源電
圧を出力信号e0と相似に可変制御することができ
る。第５図ｂでE0なるオフセツト電圧はスイツ
チング電源１０の応答遅れによる増幅器出力素子
のクリツプ等を防止し、増幅器出力素子をアクテ
イグに動作させるために必要なものであるが、こ
れはPWM信号Ｅのパルス幅にオフセツトを持た
せる等により得ることができる。すなわち、第３
図で示したサンプリングパルスＢに同期して、例
えば第４図に示すように単安定マルチバイブレー
タ（MM）２５で一定幅のパルス例を生成し、こ
れとPWM信号Ｅとを加算器２６によつて加算を
行なうようにし、PWM信号Ｅのパルスを拡大制
御するようにすれば良い。この具体的な回路構成
は公知手段で容易であるので省略する。
第５図ｂより明らかのように、増幅器出力素子
が導通する信号の半サイクルでは出力素子に加わ
る電圧はE0なる値に押えられる。しかもE0は出
力素子がアクテイブに動作するに必要な程度の小
さな値で良いため、第１図の従来の電源電圧固定
型の増幅器に比べると出力素子の電力損失を著し
く減少できる（出力素子が遮断する信号の半サイ
クルには大きな±vccが加わるが、この領域は
元々Ｂ級出力回路では出力素子の電流が零となる
ため電力損失は発生しない）。
が導通する信号の半サイクルでは出力素子に加わ
る電圧はE0なる値に押えられる。しかもE0は出
力素子がアクテイブに動作するに必要な程度の小
さな値で良いため、第１図の従来の電源電圧固定
型の増幅器に比べると出力素子の電力損失を著し
く減少できる（出力素子が遮断する信号の半サイ
クルには大きな±vccが加わるが、この領域は
元々Ｂ級出力回路では出力素子の電流が零となる
ため電力損失は発生しない）。
以上説明したように本発明によれば、デイジタ
ルオーデイオシステムにおいてPCM信号を直接
にPWM信号に変換し、このPWM信号でスイツ
チング電源を駆動して増幅器電源電圧を出力信号
の大きさに応じて可変制御するため、増幅器出力
素子に加わる電圧を小さくでき電力損失を著しく
低減できる。これにより、出力素子に要求される
放熱器を大幅に小型，軽量化し得、大出力化に対
してもコスト負担の軽い電力増幅器を実現でき
る。
ルオーデイオシステムにおいてPCM信号を直接
にPWM信号に変換し、このPWM信号でスイツ
チング電源を駆動して増幅器電源電圧を出力信号
の大きさに応じて可変制御するため、増幅器出力
素子に加わる電圧を小さくでき電力損失を著しく
低減できる。これにより、出力素子に要求される
放熱器を大幅に小型，軽量化し得、大出力化に対
してもコスト負担の軽い電力増幅器を実現でき
る。
第１図は従来のデイジタル化されたオーデイオ
信号を復調再生するシステムを示すブロツク図、
第２図は本発明による一実施例を示すブロツク
図、第３図は第２図の各部信号のタイムチヤート
を示す図、第４図は第２図のスイツチング電源の
一実施例を示す回路図、第５図は第４図のスイツ
チング電源の動作波形を示す図である。 １…PCM信号源、３…Ｄ／Ａ変換器、５…電
力増幅器、９…PCM―PWM変換器、１０…ス
イツチング電源。
信号を復調再生するシステムを示すブロツク図、
第２図は本発明による一実施例を示すブロツク
図、第３図は第２図の各部信号のタイムチヤート
を示す図、第４図は第２図のスイツチング電源の
一実施例を示す回路図、第５図は第４図のスイツ
チング電源の動作波形を示す図である。 １…PCM信号源、３…Ｄ／Ａ変換器、５…電
力増幅器、９…PCM―PWM変換器、１０…ス
イツチング電源。
Claims (1)
- 【特許請求の範囲】 １ パルス符号変調（PCM）された信号をデジ
タル／アナログ変換するＤ／Ａ変換器と、Ｄ／Ａ
変換器により復調再生された出力信号を電力増幅
する電力増幅器とを備えたPCM信号再生システ
ムに使用される電力増幅装置であつて、 パルス符号変調された信号のビツトデータをデ
イジタルデータのままパルス幅変調信号に変換す
るパルス幅変調手段と、上記パルス幅変調手段の
出力信号のパルス幅を予め定められた一定の時間
幅だけ拡大制御するパルス幅制御手段とからなる
PCM―PWM変換器と、 上記PCM―PWM変換器の出力信号によつて
駆動され、上記PCM信号の大きさに応じて上記
電力増幅器に供給される電源電圧の大きさを可変
制御する可変電源電圧発生回路とを備えているこ
とを特徴とする電力増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190081A JPS5892111A (ja) | 1981-11-27 | 1981-11-27 | 電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190081A JPS5892111A (ja) | 1981-11-27 | 1981-11-27 | 電力増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892111A JPS5892111A (ja) | 1983-06-01 |
| JPH0223048B2 true JPH0223048B2 (ja) | 1990-05-22 |
Family
ID=16252042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190081A Granted JPS5892111A (ja) | 1981-11-27 | 1981-11-27 | 電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892111A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136010A (en) * | 1980-03-26 | 1981-10-23 | Hitachi Ltd | Power voltage control type stereo amplifier |
| JPS57152741A (en) * | 1981-03-17 | 1982-09-21 | Onkyo Corp | System for regeneration of pcm signal |
-
1981
- 1981-11-27 JP JP56190081A patent/JPS5892111A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5892111A (ja) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100847075B1 (ko) | 디지털 ｄ급 오디오 증폭기 | |
| US5398003A (en) | Pulse width modulation speaker amplifier | |
| US5613010A (en) | Apparatus for reproducing sound with a reduced dynamic range | |
| US20030122605A1 (en) | Current limiting circuit | |
| JPH0922566A (ja) | ディジタルｐｌｌ回路 | |
| JPS5891514A (ja) | 信号変換回路 | |
| US5371771A (en) | Circuit for calculating DC value in digital recording and reproducing system | |
| JPH0223048B2 (ja) | ||
| JPH0526811Y2 (ja) | ||
| US6181495B1 (en) | Data recording apparatus | |
| JPS6051163B2 (ja) | デイジタル信号記録再生装置 | |
| JPH0265408A (ja) | 波形整形回路 | |
| KR0116500Y1 (ko) | 데이타 검출장치 | |
| SU1282196A1 (ru) | Устройство дл записи и воспроизведени частотно-модулированных сигналов | |
| JPS6011484B2 (ja) | 信号変換装置 | |
| JPH09284053A (ja) | 振幅変調回路 | |
| JPS61287077A (ja) | デイジタルデ−タ記録方法 | |
| JPS58215711A (ja) | デイジタル信号の再生処理装置 | |
| JPS62177758A (ja) | デジタル信号記録回路 | |
| JPS5952416A (ja) | Ｐｃｍ録音および再生装置 | |
| JPS6145727U (ja) | 変調レ−ザ光の制御回路 | |
| JPH0683272B2 (ja) | ８−１２変調方法 | |
| JPS6014511A (ja) | 電力増幅装置 | |
| JPH0379794B2 (ja) | ||
| JPH0528636A (ja) | 磁気記録再生装置 |