JPH02226736A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH02226736A JPH02226736A JP4778989A JP4778989A JPH02226736A JP H02226736 A JPH02226736 A JP H02226736A JP 4778989 A JP4778989 A JP 4778989A JP 4778989 A JP4778989 A JP 4778989A JP H02226736 A JPH02226736 A JP H02226736A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip component
- bonding agent
- insulating member
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 5
- 230000002950 deficient Effects 0.000 abstract 1
- 239000012943 hotmelt Substances 0.000 abstract 1
- 239000004831 Hot glue Substances 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A産業上の利用分野
本発明は配線基板に関し、例えば半導体集積回路(IC
)等でなるチップ型電子部品を実装するようになされた
情報カード等に適用して好適なものである。
)等でなるチップ型電子部品を実装するようになされた
情報カード等に適用して好適なものである。
B発明の概要
本発明は、情報カード等に用いられる配線基板において
、基板上の所定位置にチップ部品実装領域を取り囲むよ
うにして絶縁層を形成したことにより、チップ部品を実
装する際に基板が撓んでも配線パターンがチップ部品の
端部に接触しないようにし得る。
、基板上の所定位置にチップ部品実装領域を取り囲むよ
うにして絶縁層を形成したことにより、チップ部品を実
装する際に基板が撓んでも配線パターンがチップ部品の
端部に接触しないようにし得る。
C従来の技術
従来情報カードの情報を読み取る情報カード読取装置と
して、第3図に示すように、例えば2.45(GHz)
のマイクロ波を搬送波とする応答要求信号W1を情報読
取装置1の応答要求信号発生回路2において発生して送
信アンテナ3から情報カード4に放出し、この情報カー
ド4から返送されて来る応答情報信号W2を情報読取装
置1の受信アンテナ5を介して応答信号処理回路6に取
り込むことにより、情報カード4を例えば人出門証とし
て所持する入出門者や、情報カード4をタグとして付着
されている貨物をチエツクする等の情報カード読取シス
テムを構築することが考えられている。
して、第3図に示すように、例えば2.45(GHz)
のマイクロ波を搬送波とする応答要求信号W1を情報読
取装置1の応答要求信号発生回路2において発生して送
信アンテナ3から情報カード4に放出し、この情報カー
ド4から返送されて来る応答情報信号W2を情報読取装
置1の受信アンテナ5を介して応答信号処理回路6に取
り込むことにより、情報カード4を例えば人出門証とし
て所持する入出門者や、情報カード4をタグとして付着
されている貨物をチエツクする等の情報カード読取シス
テムを構築することが考えられている。
かかる情報カード読取システムに適用し得る情報カード
4としては、基板4A上に配線パターンの一部を形成す
るように付着されたダイポールアンテナ4Bと、情報信
号発生回路を形成する集積回路(ic)構成の情報信号
発生回路4Cと、電源電池4Dとを配線パターン4Eに
よって接続し、ダイポールアンテナ4Bの給電点におけ
るインピーダンスを情報信号発生回路4Cにおいて発生
される情報信号に応じて変更することにより、情報読取
装置1から応答要求信号W1として放出される搬送波に
対する反射率を変更することにより当該反射波を応答情
報信号W2として返送するようにしたものが提案されて
いる(特願昭63−6292号)。
4としては、基板4A上に配線パターンの一部を形成す
るように付着されたダイポールアンテナ4Bと、情報信
号発生回路を形成する集積回路(ic)構成の情報信号
発生回路4Cと、電源電池4Dとを配線パターン4Eに
よって接続し、ダイポールアンテナ4Bの給電点におけ
るインピーダンスを情報信号発生回路4Cにおいて発生
される情報信号に応じて変更することにより、情報読取
装置1から応答要求信号W1として放出される搬送波に
対する反射率を変更することにより当該反射波を応答情
報信号W2として返送するようにしたものが提案されて
いる(特願昭63−6292号)。
情報信号発生回路4Cは、第4図に示すような電気的回
路構成を有し、例えばFROMで構成された情報メモリ
11に予め格納された情報データS1を、クロック発振
回路12のクロック信号S2によってカウント動作する
アドレスカウンタ13のアドレス信号S3によって読み
出して例えば電界効果型トランジスタでなるインピーダ
ンス可変回路14に供給する。
路構成を有し、例えばFROMで構成された情報メモリ
11に予め格納された情報データS1を、クロック発振
回路12のクロック信号S2によってカウント動作する
アドレスカウンタ13のアドレス信号S3によって読み
出して例えば電界効果型トランジスタでなるインピーダ
ンス可変回路14に供給する。
インピーダンス可変回路14は、一対の給電点端子TI
及び12間に接続され、かくして情報データS1が論理
「1」又は論理「0」になったとき電界効果型トランジ
スタがオン又はオフ動作することにより、給電点端子T
l及びT2に接続されているダイポールアンテナ4Bの
給電点におけるインピーダンスを可変制御し、かくして
ダイポールアンテナ4Bに入射した応答要求信号W1に
対する反射率を可変制御するようになされている。
及び12間に接続され、かくして情報データS1が論理
「1」又は論理「0」になったとき電界効果型トランジ
スタがオン又はオフ動作することにより、給電点端子T
l及びT2に接続されているダイポールアンテナ4Bの
給電点におけるインピーダンスを可変制御し、かくして
ダイポールアンテナ4Bに入射した応答要求信号W1に
対する反射率を可変制御するようになされている。
情報信号発生回路4Cのアース側給電点端子T1及び電
源端子13間には、電源電池4Dが接続され、これによ
り情報データS1によるダイポールアンテナ4Bの給電
点におけるインピーダンス可変制御を常時連続的に実行
し得るようになされている。
源端子13間には、電源電池4Dが接続され、これによ
り情報データS1によるダイポールアンテナ4Bの給電
点におけるインピーダンス可変制御を常時連続的に実行
し得るようになされている。
情報メモリ11には各情報カード4に対して固有の識別
コードが割り当てられ、かくして情報読取装置1によっ
て情報カード4がもっている情報を確実に読み出すこと
ができる。
コードが割り当てられ、かくして情報読取装置1によっ
て情報カード4がもっている情報を確実に読み出すこと
ができる。
D発明が解決しようとする問題点
ところでかかる構成の情報カード4においては、情報信
号発生回路4Cを形成するチップ部品15が配線パター
ン4E上に配設されている。
号発生回路4Cを形成するチップ部品15が配線パター
ン4E上に配設されている。
すなわち第5図に示すように基板4A上に形成された配
線パターン4E上に、包装部材によって包装されていな
いいわゆるベアチップでなるチップ部品15の電極16
が半田等でなるバンブ17を介して熱圧着され、これに
より配線基板21が形成されている(実願昭63−12
8376号)。
線パターン4E上に、包装部材によって包装されていな
いいわゆるベアチップでなるチップ部品15の電極16
が半田等でなるバンブ17を介して熱圧着され、これに
より配線基板21が形成されている(実願昭63−12
8376号)。
ところがこの種のチップ部品15は端面15Aが電源電
位を有しており、基板4Aが例えばフレキシブル基板等
のように撓みやすい基材で構成されている場合には、チ
ップ部品15を配線パターン4E上に設けられたバンプ
17に接合するようになされたいわゆるフェイスダウン
方式によって基板4A上に実装する製造過程において、
当該チップ部品15を実装する際の押圧力によって基板
4Aが撓むことにより、配線パターン4Eが端面15A
に直接接触して情報カード4を形成する回路がショート
する状態になり、これにより情報カード4が正常に動作
しない問題があった。
位を有しており、基板4Aが例えばフレキシブル基板等
のように撓みやすい基材で構成されている場合には、チ
ップ部品15を配線パターン4E上に設けられたバンプ
17に接合するようになされたいわゆるフェイスダウン
方式によって基板4A上に実装する製造過程において、
当該チップ部品15を実装する際の押圧力によって基板
4Aが撓むことにより、配線パターン4Eが端面15A
に直接接触して情報カード4を形成する回路がショート
する状態になり、これにより情報カード4が正常に動作
しない問題があった。
本発明は以上の点を考慮してなされたもので、チップ部
品の端面が配線パターンに直接接触しないようになされ
た配線基板を提案しようとするものである。
品の端面が配線パターンに直接接触しないようになされ
た配線基板を提案しようとするものである。
E問題点を解決するための手段
かかる問題点を解決するため第1の発明においては、基
板4A上に設けられた配線パターン(4E、4F)に、
チップ部品15の表面に形成した複数の電極16を接合
するようになされた配線基板31において、チップ部品
15を実装する基板4Aの実装領域4Gの周囲に絶縁部
材32を配設するようにする。
板4A上に設けられた配線パターン(4E、4F)に、
チップ部品15の表面に形成した複数の電極16を接合
するようになされた配線基板31において、チップ部品
15を実装する基板4Aの実装領域4Gの周囲に絶縁部
材32を配設するようにする。
また第2の発明においては、絶縁部材32で囲まれた基
板4A上の実装領域4Gにおいて、チップ部品15及び
基板4人間に接着剤層33を形成してチップ部品15を
基板4Aに接着するようにする。
板4A上の実装領域4Gにおいて、チップ部品15及び
基板4人間に接着剤層33を形成してチップ部品15を
基板4Aに接着するようにする。
2作用
基板4A上においてチップ部品15の実装領域を囲むよ
うにして絶縁部材32を設けると共に、基板4A及びチ
ップ部品15間に接着剤33を充填してチップ部品15
を基板4A上に熱圧着するようにしたことにより、チッ
プ部品15の下面及び基板4A間に形成された絶縁層(
32,33)によって配線パターン4Eとチップ部品1
5の端面15Aが接触しないようにし得る。
うにして絶縁部材32を設けると共に、基板4A及びチ
ップ部品15間に接着剤33を充填してチップ部品15
を基板4A上に熱圧着するようにしたことにより、チッ
プ部品15の下面及び基板4A間に形成された絶縁層(
32,33)によって配線パターン4Eとチップ部品1
5の端面15Aが接触しないようにし得る。
G実施例
以下図面について、本発明の一実施例を詳述する。
第5図との対応部分に同一符号を付して示す第1図にお
いて、配線基板31はチップ部品15が実装された基板
4A上の実装領域4Gの周囲を囲むようにして、レジス
ト等の絶縁性材料でなる平面口字状の絶縁部材32が基
板4A上に固着されている。
いて、配線基板31はチップ部品15が実装された基板
4A上の実装領域4Gの周囲を囲むようにして、レジス
ト等の絶縁性材料でなる平面口字状の絶縁部材32が基
板4A上に固着されている。
また第2図に示すようにチップ部品15をバンプ17に
接合する前に、例えばスクリーン印刷によってホットメ
ル接着剤33を付着させ、か(してチップ部品15をバ
ンプ17を介して配線パターン4已に圧着接合する際に
、熱処理することによりホットメル接着剤33を軟化さ
せてチップ部品15の下面ないし電極16に接着させる
と同時に基板4Aないし配線パターン4E上に接着させ
るようになされている。
接合する前に、例えばスクリーン印刷によってホットメ
ル接着剤33を付着させ、か(してチップ部品15をバ
ンプ17を介して配線パターン4已に圧着接合する際に
、熱処理することによりホットメル接着剤33を軟化さ
せてチップ部品15の下面ないし電極16に接着させる
と同時に基板4Aないし配線パターン4E上に接着させ
るようになされている。
ここで絶縁部材32はバンプ17の高さより低く成形さ
れていることにより、チップ部品15を熱圧着する際に
、軟化したホットメル接着剤33がチップ部品15の下
面周縁部34及び絶縁部材32間に溶は出してホットメ
ル接着剤層が形成される。
れていることにより、チップ部品15を熱圧着する際に
、軟化したホットメル接着剤33がチップ部品15の下
面周縁部34及び絶縁部材32間に溶は出してホットメ
ル接着剤層が形成される。
従ってこのときチップ部品15を熱圧着する際の押圧力
によって基板4Aが撓んだ場合においても、ホットメル
接着層及び絶縁部材32が形成されていることによりチ
ップ部品15の端面15Aと配線パターン4Eとが接触
しないようになされている。
によって基板4Aが撓んだ場合においても、ホットメル
接着層及び絶縁部材32が形成されていることによりチ
ップ部品15の端面15Aと配線パターン4Eとが接触
しないようになされている。
また絶縁部材32に囲まれた実装領域4Gにおいて、チ
ップ部品15及び基板4A間に熱処理されて充填された
ホットメル接着剤33が冷却されて硬化すると、硬質層
が形成される。
ップ部品15及び基板4A間に熱処理されて充填された
ホットメル接着剤33が冷却されて硬化すると、硬質層
が形成される。
従って、基板4Aは曲げ応力を受けた場合等においても
、チップ部品15の下面と基板4Aとの間に形成された
硬質層によって、絶縁部材32によって囲まれた実装領
域4Gが撓まないようになされている。
、チップ部品15の下面と基板4Aとの間に形成された
硬質層によって、絶縁部材32によって囲まれた実装領
域4Gが撓まないようになされている。
従って基板4Aが絶縁部材32の外周部分(すなわち実
装領域4Gの外側部分)において撓んだ場合等において
もチップ部品15の端面15Aと配線パターン4Eとが
実用上十分な範囲で接触しないようになされている。
装領域4Gの外側部分)において撓んだ場合等において
もチップ部品15の端面15Aと配線パターン4Eとが
実用上十分な範囲で接触しないようになされている。
かくして以上の構成によれば、製造工程又は実使用状態
において基Fi4Aが撓んだ場合においてもチップ部品
15の端面15A及び配線パターン4Eの接触を回避し
得、これにより情報カード30の動作子゛良を未然に防
止し得る。
において基Fi4Aが撓んだ場合においてもチップ部品
15の端面15A及び配線パターン4Eの接触を回避し
得、これにより情報カード30の動作子゛良を未然に防
止し得る。
なお上述の実施例においては、チップ部品15を基板4
A上に固着する方法としてホットメル接着剤33を用い
た場合について述べたが、本発明はこれに限らず、その
他種々の材料を用いたり、又は当該ホットメル接着剤を
省略しても、絶縁部材32によってチップ部品15の端
面15Aと配線パターン4Eとを接触しないようにし得
る。
A上に固着する方法としてホットメル接着剤33を用い
た場合について述べたが、本発明はこれに限らず、その
他種々の材料を用いたり、又は当該ホットメル接着剤を
省略しても、絶縁部材32によってチップ部品15の端
面15Aと配線パターン4Eとを接触しないようにし得
る。
また上述の実施例においては、絶縁部材32として平面
口字状の絶縁部材を用いた場合について述べたが、本゛
発明はこれに限らず、平面円形形状等、他の形状の部材
を用いても上述の場合と同様の効果を得ることができる
。
口字状の絶縁部材を用いた場合について述べたが、本゛
発明はこれに限らず、平面円形形状等、他の形状の部材
を用いても上述の場合と同様の効果を得ることができる
。
また上述の実施例においては、配線パターン4E上にバ
ンプ17を設けた場合について述べたが、本発明はこれ
に限らず、他の接合材料を用いたり、配線パターン4E
上に直接電極16を接触させるようにしても良い。
ンプ17を設けた場合について述べたが、本発明はこれ
に限らず、他の接合材料を用いたり、配線パターン4E
上に直接電極16を接触させるようにしても良い。
さらに上述の実施例においては、本発明を情報カードの
配線基板に適用した場合について述べたが、本発明はこ
れに限らず、他の電子機器を構成する配線基板等に広く
適用し得る。
配線基板に適用した場合について述べたが、本発明はこ
れに限らず、他の電子機器を構成する配線基板等に広く
適用し得る。
H発明の効果
上述のように本発明によれば、基板上のチップ部品実装
領域の周囲に絶縁部材を設けると共に、当該絶縁部材と
チップ部品との間に接着剤層を形成したことにより、基
板が撓んだ場合等においてもチップ部品の端部と配線パ
ターンとが接触しないようにし得、これにより配線基板
上に設けられた回路の動作不良を未然に防止することが
できる。
領域の周囲に絶縁部材を設けると共に、当該絶縁部材と
チップ部品との間に接着剤層を形成したことにより、基
板が撓んだ場合等においてもチップ部品の端部と配線パ
ターンとが接触しないようにし得、これにより配線基板
上に設けられた回路の動作不良を未然に防止することが
できる。
第1図は本発明による配線基板を用いた情報カードの一
実施例を示す路線的斜視図、第2図は第1図の■−■線
を断面にとって示す路線的断面図、第3図は従来の情報
カード読取システムの構成を示す路線図、第4図はその
情報カードの電気的構成を示す路線的ブロック図、第5
図は従来の配線基板を示す側面図である。 4.30・・・・・・情報カード、4A・・・・・・基
板、4E・・・・・・配線パターン、4G・・・・・・
実装領域、15・・・・・・チップ部品、17・・・・
・・バンプ、21.31・・・・・・配線基板、32・
・・・・・絶縁部材、33・・・・・・接着剤。
実施例を示す路線的斜視図、第2図は第1図の■−■線
を断面にとって示す路線的断面図、第3図は従来の情報
カード読取システムの構成を示す路線図、第4図はその
情報カードの電気的構成を示す路線的ブロック図、第5
図は従来の配線基板を示す側面図である。 4.30・・・・・・情報カード、4A・・・・・・基
板、4E・・・・・・配線パターン、4G・・・・・・
実装領域、15・・・・・・チップ部品、17・・・・
・・バンプ、21.31・・・・・・配線基板、32・
・・・・・絶縁部材、33・・・・・・接着剤。
Claims (2)
- (1)基板上に設けられた配線パターンに、チップ部品
の表面に形成した複数の電極を接合するようになされた
配線基板において、 上記チップ部品を実装する上記基板上の実装領域の周囲
に絶縁部材を配設した ことを特徴とする配線基板。 - (2)上記絶縁部材で囲まれた上記基板上の実装領域に
おいて、上記チップ部品及び上記基板間に接着剤層を形
成して上記チップ部品を基板に接着する ことを特徴とする特許請求の範囲第1項に記載の配線基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1047789A JP2974686B2 (ja) | 1989-02-28 | 1989-02-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1047789A JP2974686B2 (ja) | 1989-02-28 | 1989-02-28 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02226736A true JPH02226736A (ja) | 1990-09-10 |
JP2974686B2 JP2974686B2 (ja) | 1999-11-10 |
Family
ID=12785144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1047789A Expired - Lifetime JP2974686B2 (ja) | 1989-02-28 | 1989-02-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2974686B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757802A (ja) * | 1993-08-06 | 1995-03-03 | Katoo Seiko:Kk | 電子部品の仮止固定方法 |
EP0732736A2 (en) * | 1991-09-02 | 1996-09-18 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
EP0860871A3 (en) * | 1997-02-25 | 1999-12-01 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
CN105813369A (zh) * | 2014-12-26 | 2016-07-27 | 财团法人工业技术研究院 | 软性电子装置 |
US9743513B2 (en) | 2014-12-26 | 2017-08-22 | Industrial Technology Research Institute | Flexible electronic device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160048A (en) * | 1980-05-15 | 1981-12-09 | Citizen Watch Co Ltd | Mounting structure of integrated circuit |
JPS62190342U (ja) * | 1986-05-26 | 1987-12-03 |
-
1989
- 1989-02-28 JP JP1047789A patent/JP2974686B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160048A (en) * | 1980-05-15 | 1981-12-09 | Citizen Watch Co Ltd | Mounting structure of integrated circuit |
JPS62190342U (ja) * | 1986-05-26 | 1987-12-03 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0732736A2 (en) * | 1991-09-02 | 1996-09-18 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
EP0732736A3 (de) * | 1991-09-02 | 1996-10-30 | Fujitsu Limited | Halbleiterpackung für Flipchipmontage |
JPH0757802A (ja) * | 1993-08-06 | 1995-03-03 | Katoo Seiko:Kk | 電子部品の仮止固定方法 |
EP0860871A3 (en) * | 1997-02-25 | 1999-12-01 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
CN105813369A (zh) * | 2014-12-26 | 2016-07-27 | 财团法人工业技术研究院 | 软性电子装置 |
TWI589194B (zh) * | 2014-12-26 | 2017-06-21 | 財團法人工業技術研究院 | 軟性電子裝置 |
US9743513B2 (en) | 2014-12-26 | 2017-08-22 | Industrial Technology Research Institute | Flexible electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2974686B2 (ja) | 1999-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5367435A (en) | Electronic package structure and method of making same | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US8546927B2 (en) | RFIC chip mounting structure | |
US6368894B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
US20060261456A1 (en) | Micromodule, particularly for chip card | |
JPH02226736A (ja) | 配線基板 | |
US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
US6565008B2 (en) | Module card and a method for manufacturing the same | |
JP2811713B2 (ja) | 情報カード | |
JP2785846B2 (ja) | プリント基板回路 | |
JPH0863567A (ja) | Icカード用モジュール | |
JP3837220B2 (ja) | 集積回路装置 | |
JPH0789280A (ja) | Icモジュール | |
JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
JPH0747900Y2 (ja) | 配線基板 | |
JPH02257648A (ja) | 配線基板 | |
JP4774646B2 (ja) | 非接触icカードと非接触icカード用インレット及びその検査方法 | |
JP3126782B2 (ja) | 薄型半導体装置の製造方法 | |
JPH0645763A (ja) | 印刷配線板 | |
JPH1092965A (ja) | 面実装型半導体パッケージ | |
KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
JP2841825B2 (ja) | 混成集積回路 | |
JPH1140605A (ja) | テープキャリアパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |