JPH0222596B2

JPH0222596B2 -

Info

Publication number: JPH0222596B2
Application number: JP59150390A
Authority: JP
Inventors: Koichi Ikata; Yoshihiro Deguchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-07-18
Filing date: 1984-07-18
Publication date: 1990-05-21
Also published as: JPS6128285A

Description

【発明の詳細な説明】産業上の利用分野本発明はヘリカルスキヤン方式のビデオテープ
レコーダ（以下VTRと略称する）に関するもの
で、高速再生あるいは逆転高速再生においてノイ
ズバーやスキユーが発生しないVTRに係る。

従来例の構成とその問題点近年、VTRは記録時間の長時間化、多機能化、
小型化およびコストダウンの方向で開発がどんど
ん進められている。特に、多機能化の方向では、
互いにアジマス角度の異なる２つの主回転ヘツド
の近傍にそれぞれアジマス角度の異なる補助回転
ヘツドを設けることにより、画像ぶれのないフイ
ールドスチル再生や、ノイズバーのない多倍速再
生を実現する手段が知られている。さらに、多倍
速再生において主回転ヘツドと補助回転ヘツドの
切り換え部において発生するスキユーを検出し、
可変遅延線を用いて補正する方法が提案されてい
る。しかし、切換え部において、切換え信号がチ
ヤタリングを起こしたりするとスキユー検出回路
が誤動作し、スキユーが補正できない。また、切
換え信号にチヤタリングを起こさないようにする
ためには、切換え信号検出部においてヒステリシ
スを持たせれば良いが、ヒステリシスを持たせる
ことにより希望の切換え位置に対して大きく遅れ
てしまい、場合によつては切換え位置の遅れによ
りノイズバーが発生するという問題点を有してい
る。

これを第１図〜第４図を用いてさらに詳しく説
明する。第１図は回転ヘツド部の構成図を示す。
第１図において、Ｍ１は＋6゜のアジマス角を有す
る主回転ヘツドであり、Ｓ１は−6゜のアジマス角
を有する補助回転ヘツドである。Ｍ２は−６のア
ジマス角を有する別の主回転ヘツドであり、Ｓ２
は＋6゜のアジマス角を有する別の補助回転ヘツド
である。主回転ヘツドＭ１とＭ２とは互いに180゜
離れており、補助回転ヘツドＳ１とＳ２も互いに
180゜離れている。これらの主回転ヘツドと補助回
転ヘツドは、たとえば、映像信号の２水平同期信
号期間に相当する距離だけ離れて、第１図に示す
ように、回転デイスク（またはドラム）３の同一
回転平面上に取り付けられている。回転デイスク
３は回転軸４を介して、モータ５により、矢印９
の方向に1800r.p.mの回転数で回転せられる。回
転デイスク３の回転位相は、マグネツト１３，１
５および検出ヘツド１４により検出される。磁気
テープ６は、ガイドポスト７および８に案内さ
れ、上記回転デイスク３の周囲に180゜以上にわた
つて巻付けられ、矢印１０の方向に、ピンチロー
ラ１１およびキヤプスタン１２でもつて走行せら
れる。

アジマス記録された上記磁気テープ６の模式的
なトラツクパターンを第２図に示す。第２図にお
いて、トラツク９９，１０１，１０３，１０５，
１０７および１０９は＋6゜のアジマス角を有する
回転ヘツドＭ１で記録され、トラツク１００，１
０２，１０４，１０６，１０８および１１０は−
6゜のアジマス角を有する主回転ヘツドＭ２で記録
されたトラツクである。

第２図の各トラツクにおける斜線は水平同期信
号記録位置を示し、その傾斜角はアジマス角を示
している（磁気テープ６の幅方向の半分は斜線の
記入を省略している）。また隣接トラツクにおけ
る斜線のずれは、記録された水平同期信号が、シ
リンダのジツタのためにずれていることを示して
いる。なお、第２図は、磁気テープ６が１倍速
（記録時のテープ速度と同じ）で走行している時
のトラツクパターンを示している。それ故、１倍
速再生時、主回転ヘツドＭ１がフイールド開始点
において、トラツク１０１の始点を走査したとす
ると、そのフイールド終端においてはトラツク１
０１の終点を走査する。高速再生時の一例とし
て、第２図において破線で示すように９倍速再生
時、主回転ヘツドＭ１がフイールド開始点におい
て、トラツク１０１の始点を走査したとすると、
そのフイールド終端においては、トラツク１０９
の終点を走査する。補助回転ヘツドＳ１は上記回
転ヘツドＭ１と同一回転平面を有し、主回転ヘツ
ドＭ１に近接して（本実施例においては、映像信
号の２水平同期信号期間相当の距離だけ離れて）
取付けられているので、主回転ヘツドＭ１とほぼ
同一の走査を行なう。このような９倍速再生時に
おいて、主回転ヘツドＭ１は＋6゜のアジマス角を
有するため、第３図Ａに示すようなヘツド出力信
号を得る。また補助回転ヘツドＳ１は−6゜のアジ
マス角度を有するため、第３図Ｂに示すようなヘ
ツド出力信号を得る。通常、これらのヘツド出力
信号は、搬送波周波数が約3.9MHzであるFM変調
された輝度信号と、色副搬送波周波数が約629M
Hzに低域変換された搬送色信号とから成り立つて
いる。第３図Ｆに時間スケールを示した。これ
は、t₀がフイールド開始時刻を示しており、t₅が
フイールド終端時刻を示している。ここで第３図
Ａに示すような高速再生時において、フイールド
内に数本のノイズバー（ヘツド出力信号が零の部
分）が生じる。これは、主回転ヘツドＭ１の再生
出力信号のレベル低下部分を、第３図Ｂに示すよ
うな補助回転ヘツドＳ１の再生出力信号で置き換
えることにより第３図Ｃに示すように取り除くこ
とができる。しかし上記のように主回転ヘツド再
生信号と補助回転ヘツド再生信号を切り換える際
には、記録された水平同期信号のずれが、再生さ
れる水平同期信号の間隔の変化となるため画面上
にスキユーが現われる。

さらに第３図Ａ，Ｂのヘツド出力信号は理想的
に示したものであり、実際は、第４図Ａ，Ｂに示
すように走行系やテープのバタツキ等によりレベ
ル変動を生じたり、再生出力信号に含まれている
水平同期の情報（15.734KHz）等の影響を受けて
いる。さらに、近年のVTRは標準モードと長時
間モードの２種類以上の時間モードがあるため、
回転ヘツドのトラツク幅をあまり広くできなくな
り、第４図Ａ，Ｂ再生出力信号がレベル低下して
ノイズバーとなる期間も多くなる。そのために第
３図Ｅの主・補助ヘツド切換え信号は第４図Ｅの
ようなチヤタリングを含んだものとなる。

この再生出力信号を切換える際に、スキユーが
発生するのであるから、チヤタリングを含んだ第
４図Ｅの如き主・補助ヘツド切換え信号で切換え
を行なつたものでは、切換え部で短時間にスキユ
ーが発生しすぎてスキユーを十分補正できない。

発明の目的本発明は、再生出力信号を可変遅延線に通しそ
の遅延時間を変化させることにより、水平同期信
号間隔の変化を補正し、発生したスキユーを取り
除くとともに、主・補助ヘツド切換え信号に生じ
たチヤタリングを除去してスキユーの取り除きを
さらに確実にし、良好な多倍速再生画を得ること
のできるビデオテープレコーダを提供することを
目的とするものである。

発明の構成本発明は、互いにアジマス角度の異なる第１お
よび第２の主回転ヘツドを回転基板の180゜の位置
に設け、アジマス角度が前記第１の主回転ヘツド
と異なり前記第２の主回転ヘツドと同一の第３の
補助回転ヘツドおよびアジマス角度が前記第２の
主回転ヘツドと異なり前記第１の主回転ヘツドと
同一の第４の補助回転ヘツドをそれぞれ前記第１
および第２の主回転ヘツドの近傍で回転ヘツド基
板の180゜の位置に設け、磁気テープを記録時のテ
ープ走行速度とは異なつた数種の速度で走行させ
る時、前記第１および第２の主回転ヘツドの再生
出力信号と前記第３および第４の補助回転ヘツド
の再生出力信号をそれぞれエンベロープ検波する
手段と、このエンベロープ検波信号同士のレベル
を比較する手段と、この比較手段の出力信号のチ
ヤタリングを除去する手段と、このチヤタリング
除去手段の出力信号により、前記主回転ヘツドの
再生出力信号レベルの低下区間を前記補助回転ヘ
ツドの再生出力信号に置き換えるスイツチ手段
と、前記スイツチ手段により得た再生出力信号を
可変遅延線に通し、前記可変遅延線の遅延時間を
変化させることにより、前記置き換え時に発生す
るスキユーを検出して除去する制御手段を具備
し、前記チヤタリング除去手段の入力信号と出力
信号がチヤタリング除去期間以外で不一致である
ことを検出し出力信号を入力信号と同一となるよ
う切り換える構成にしたものであり、これにより
良好な多倍速再生画を得ることができるものであ
る。

実施例の説明以下本発明の一実施例を図面に基づいて説明す
る。第５図は本発明の一実施例のブロツク図を示
し、主回転ヘツドＭ１，Ｍ２および補助回転ヘツ
ドＳ１，Ｓ２の再生出力信号はそれぞれ再生増幅
器２１，２２，２３および２４で増幅されてスイ
ツチ２５，２６に入力される。スイツチ２５，２
６の可動片は、ヘツドスイツチ信号（第３図、第
４図Ｄ）がＨレベルの時はたとえばＸ側に、Ｌレ
ベルの時はＹ側に接続される。ここでヘツドスイ
ツチ信号は第１図に示した180゜離れた２つのマグ
ネツト１３，１５により検出ヘツド１４に得られ
る出力信号を信号処理部１６で処理した信号であ
つて、１フイールドごとにＨレベル、Ｌレベルを
繰り返す。なお、マグネツト１３，１５は極性が
異なり、シリンダの位相を180゜毎に検出できるの
で、フイールドの区別が可能である。４１はヘツ
ドスイツチ信号の入力端子である。

今ヘツドスイツチ信号がＨレベルとすると、主
回転ヘツドＭ１、補助回転ヘツドＳ１から、たと
えば第４図Ａ，Ｂにそれぞれ示すような再生出力
が得られ、同様にヘツドスイツチ信号がＬレベル
の時は、主回転ヘツドＭ２、補助回転ヘツドＳ２
から第４図Ａ，Ｂに示すのと同様の信号が得ら
れ、これらがエンベロープ検波回路２７，２８に
入力されると同時にスイツチ３４のＸ側とＹ側に
入力される。エンベロープ検波回路２７，２８は
周知のダイオード検波回路等で構成されており、
この出力信号はコンパレータ２９に入力され、エ
ンベロープ比較が行なわれる。コンパレータ２９
の出力信号は第４図Ｅに示す主・補助ヘツド切換
え信号であり、チヤタリングを含んでいる。３０
がチヤタリング除去回路３１の入力端子であり、
コンパレータ２９の出力信号が入力される。チヤ
タリング除去回路３１で主・補助ヘツド切換え信
号のチヤタリングを除去し、チヤタリング除去回
路３１の出力端子３２に出力される。チヤタリン
グが除去された主・補助ヘツド切換え信号はＤ型
フリツプフロツプ回路３３のＤ入力端子に供給さ
れる。Ｄ型フリツプフロツプ回路３３のＣ入力端
子には後述の水平同期信号分離回路４０で得られ
た水平同期信号が入力されている。Ｄ型フリツプ
フロツプ回路３３のＱ出力端子には主・補助ヘツ
ド切換え信号を水平同期信号で同期をとつた信号
が出力され、スイツチ３４の制御信号となる。ス
イツチ３４の可動片は、たとえば、Ｄ型フリツプ
フロツプ回路３３の出力信号がＨレベルの時はＹ
側、Ｌレベルの時はＸ側に接続されるようにすれ
ば、スイツチ３４の出力端には第４図Ｃに示す再
生出力信号が得られる。このノイズバーのない再
生出力信号はスキユー補正回路３６を通して映像
信号復調回路３８に入力され、スキユーやノイズ
バーのない再生映像信号が得られる。３５はスキ
ユー補正回路３６の入力端子、３７はスキユー補
正回路３６の出力端子、３９は再生映像信号出力
端子である。上記再生映像信号は水平同期信号分
離回路４０に入力されている。

次にスキユーの補正方法について第６図および
第７図を用いて説明する。スキユーは前記のよう
に水平同期信号の間隔が変化することにより生ず
るから、再生出力信号を遅延線に通し、遅延時間
を切換え、間隔を補正することにより取り除くこ
とができる。そのためには間隔の変化を検出し誤
差信号を得なければならない。誤差信号は位相比
較器、ローパスフイルタ、電圧制御型発振器より
成る閉ループ回路より次のようにして得る。

第５図において、入力端子３５に得られるノイ
ズバーのない再生出力信号を第６図の映像信号復
調回路５１により再生映像信号に復調し、水平同
期信号分離回路５２を通し、水平同期信号を取り
出し、位相比較器５３に入力する。位相比較器５
３に入力された水平同期信号は、電圧制御型発振
器５４の出力と位相を比較される。位相差は誤差
信号電圧となつて位相比較器５３の出力端子に現
われる。この出力はローパスフイルタ５５を経て
電圧制御型発振器５４の発振周波数を制御する。
従つて誤差電圧は、たとえば第７図Ａに示すよう
な波形となり、誤差の情報はその尖頭値に現われ
る。

このようにして得られた誤差信号電圧を第１お
よび第２のサンプルホールド回路５７，５８で構
成される演算回路５９に入力し、電圧制御型発振
器６０を動作させる信号を得る。この電圧制御型
発振器６０の出力は第７図Ｂのようになり、この
出力電圧によりCCD遅延線６１は主回転ヘツド
Ｍ１，Ｍ２と補助回転ヘツドＳ１，Ｓ２を切り換
えた時に、位相比較器５３より得られた誤差信号
電圧に応じて、その時の遅延時間を増減させるよ
うに制御する。従つて演算回路５９は誤差信号電
圧の尖頭値を誤差信号電圧が現われる直前の演算
回路５９の出力値に加え、それを新たな出力値と
するように演算を行う。実際の動作は次のように
行う。

位相比較器５３の出力に得られた誤差信号電圧
は、第２のサンプルホールド回路５８の出力と加
算されてタイミング信号発生回路６２より出力さ
れるサンプルパルスにより第１のサンプルホール
ド回路５７に記憶される。この時、第２のサンプ
ルホールド回路５８にはサンプルパルスが入力さ
れず、出力値は変化しない。次にタイミング信号
発生回路６２よりサンプルパルスが第２のサンプ
ルホールド回路５８に送られ、この第２のサンプ
ルホールド回路５８に記憶されてその値が出力さ
れる。このようにして誤差信号電圧が次々と積算
されて第２のサンプルホールド回路５８の出力に
現われる。また、２つのサンプルホールド回路５
７，５８は入力端子４２に入力される垂直同期信
号によりリセツトされ、誤差信号電圧が積算され
て回路が飽和するのを防ぐ。

このようにして得られた演算回路５９の出力を
電圧制御型発振器６０に加え発振周波数を変える
ことにより、CCD遅延線６１の遅延時間を可変
し、発生したスキユーを補正することができる。

以上のように水平同期信号の間隔変化を検出
し、遅延線によつて間隔を整えるのであるが、検
出から遅延線を切り換えるまでには処理時間を要
する。従つて、その期間の信号は水平同期信号の
間隔が補正されていないので、１水平同期信号間
（以下、1Hと称す）前の信号とつぎのように置き
換える。タイミング信号発生回路６２から補正処
理を行う間、Ｈレベルとなる信号が第６図のスイ
ツチ６４に送られ、その時、可動片がＸ側に接続
される。その結果、補正処理を行う間は1H遅延
線６３を経た信号、すなわち1H前の信号に置き
かえられ、それが出力端子３７に得られる。

このようにして高速再生時にノイズバーがな
く、しかも主回転ヘツド、補助回転ヘツドを切り
換える際にスキユーのない再生画面を得ることが
できる。

逆転高速再生時においては、主回転ヘツドＭ
１，Ｍ２および補助回転ヘツドＳ１，Ｓ２の磁気
テープ６に対する走査軌跡は前述した説明と異る
が、第３図ＡおよびＢに示すような主回転ヘツド
Ｍ１，Ｍ２の出力信号および補助回転ヘツドＳ
１，Ｓ２の出力信号と同等な（すなわち、最大出
力レベルを示す点の時刻と最小出力レベルを示す
点の時刻とがほぼ一致する）関係を有するため、
第５図に示した回路構成により高速再生時と同等
の効果が得られる。

ここで、タイミング信号発生回路６２は、たと
えば単安定マルチバイブレータにより構成され、
入力端子４１に入力されるヘツドスイツチ信号と
水平同期信号分離回路５２の水平同期信号を基準
にしてサンプルパルス、主回転ヘツド切換え信
号、1H遅延線切換え信号を作る。

以上の説明から明らかなように、主・補助ヘツ
ド切換え信号にチヤタリングがあつた場合は、チ
ヤタリングの幅にもよるがスキユーが十分補正で
きない。次に、上記スキユー補正を十分に行なわ
せるためのチヤタリング除去回路の一実施例につ
いて、第８図および第９図を用いて説明する。第
８図はチヤタリング除去のためのロジツク部であ
り、入出力信号比較補正回路部を含んでいる。第
９図は第８図の要部波形図である。

第８図はANDゲート回路１１１，１１２，１
１３，１３５，１３６，１３７，１３９，１４１
とインバータ回路１１４とNANDゲート回路１
１５，１１６，１１７，１１８，１１９，１２
２，１２３，１２４，１２６，１２７，１２８，
１２９，１３８および１４０とＤ型フリツプフロ
ツプ回路１３１，１３２，１３３，１３４とイク
スクルーシブ（以下EXと略称する）OR回路１
４２とで構成されており、３０がチヤタリング除
去回路３１の入力端子、３２が出力端子である。

NANDゲート回路１１５と１１６でＲ−Ｓフ
リツプフロツプ回路を構成しており、以下同様に
１１７と１１８，１１９と１２０，１２３と１２
４および１２７と１２８でそれぞれＲ−Ｓフリツ
プフロツプ回路を構成している。

Ｄ型フリツプフロツプ回路１３１，１３２，１
３３，１３４でカウンタを構成しており、カウン
タのクロツク信号は、たとえば水平同期信号や第
６図に示す水平同期信号周期の電圧制御型発振器
５４の出力信号を用い、１２５がクロツク信号の
入力端子である。Ｄ型フリツプフロツプ回路１３
１，１３２，１３３，１３４の各リセツト端子に
は、ANDゲート回路１１３の出力信号が入力さ
れており、ANDゲート回路１１３の出力信号が
Ｈレベルの時はカウンタ動作を禁止し、Ｌレベル
の時はカウンタ動作を行なうよう構成されてい
る。

次に、このように構成されている第８図のチヤ
タリング除去回路の動作について第９図の波形図
を用いて説明する。チヤタリング除去回路の入力
端子３０にチヤタリングを含んだ入力信号ａが入
力される。この入力信号はANDゲート回路１１
１に入力される。ANDゲート回路１１１のもう
一方の入力信号には、NANDゲート回路１２３
の出力信号ｊが入力されており、今Ｌレベルから
Ｈレベルに変わる時刻T₁を説明すると、ANDゲ
ート回路１１１の出力にはチヤタリングを含んだ
そのままの信号ｂが出力される。この時NAND
ゲート回路１１５，１１６で構成されているＲ−
Ｓフリツプ回路の出力信号ｃはすでにセツトされ
ているためＨレベルのまま変化しない。ANDゲ
ート回路１１１とNANDゲート回路１１６の出
力信号ｂ，ｃが入力されているNANDゲート回
路１２１の出力信号ｄはｂを反転したものとな
る。

NANDゲート回路１２１の出力信号ｄがＨレ
ベルからＬレベルに変わることによりNANDゲ
ート回路１１７，１１８で構成されているＲ−Ｓ
フリツプフロツプ回路がセツトされ、NANDゲ
ート回路１１７の出力信号ｅはＨレベルからＬレ
ベルに変わる。この出力信号ｅはANDゲート回
路１１３に入力されており、ANDゲート回路１
１３の出力信号ｒもＨレベルからＬレベルとな
り、Ｄ型フリツプフロツプ回路１３１，１３２，
１３３および１３４で構成されているカウンタ回
路がカウンタ動作を開始する。クロツク信号入力
端子１２５には、入力クロツク信号ｋが入力され
ており、カウンタ動作を開始することによりＤ型
フリツプフロツプ回路１３１，１３２，１３３お
よび１３４のＱ出力信号はそれぞれｌ，ｍ，ｎ，
ｏに示すようになる。また、Ｑ出力信号のｍとｎ
をNANDゲート回路１２９に入力することによ
り、クロツク信号ｋが５カウントされると
NANDゲート回路１２９にＨレベルからＬレベ
ルに変わる出力信号ｐを得る。NANDゲート回
路１２９の出力信号ｐはNANDゲート回路１１
５に入力され、結果としてNANDゲート回路１
１６の出力信号ｃはＨレベルからＬレベルとな
り、ANDゲート回路１３５の出力もＨレベルか
らＬレベルとなり、NANDゲート回路１１７の
出力信号ｅはＬレベルからＨレベルになる。ま
た、ANDゲート回路１１３の出力信号ｒもＬレ
ベルからＨレベルとなり、Ｄ型フリツプフロツプ
回路１３１，１３２，１３３および１３４はふた
たびすべてリセツトされる。一方、NANDゲー
ト回路１１７の出力信号ｅはNANDゲート回路
１２８およびANDゲート回路１１２に入力され
ており、NANDゲート回路１２７，１２８で構
成されるＲ−Ｓフリツプフロツプ回路はセツトさ
れ、チヤタリング除去回路の出力端子３２にチヤ
タリングが除かれた出力信号ｓを得る。ANDゲ
ート回路１１２のもう一方の入力端子には、入力
信号がインバータ回路１１４で反転された信号ｆ
が入力されているが、その出力信号ｇには、チヤ
タリング成分が除かれているため、NANDゲー
ト回路１１９，１２０および１２３，１２４で構
成されているＲ−Ｓフリツプフロツプ回路は何ら
変化しない。このように入力信号ａのＬレベルか
らＨレベルの変化によつて出力信号ｓをすぐＬレ
ベルからＨレベルに変えるとともに、カウンタを
動作させて、設定した期間だけチヤタリングに相
当する信号変化を受けつけないようにしてチヤタ
リング信号を除去している。

なお、T₃のＨレベルからＬレベルに変化する
時刻も入力信号ａをインバータ回路１１４で反転
してＬレベルからＨレベルの変化にしているため
前述の説明と同様の動作で行なわれる。NAND
ゲート回路１２０の出力信号をｈ、NANDゲー
ト回路１２２の出力信号をｉ、NANDゲート回
路１２３の出力信号をｊにそれぞれ示す。

次に入力信号ａが本来Ｈレベルであるところに
ドロツプアウト等の原因により時刻T₂に少しの
期間Ｌレベルに変わつてまたＨレベルにもどつた
時について説明する。上記チヤタリング除去回路
３１では、入力信号に対して遅れのないよう構成
しているため、T₂のような入力信号に対しては、
前述のＨレベルからＬレベルへの信号の変化とし
てNANDゲート回路１２８の出力信号ｓを反転
させる。同様にチヤタリング除去のためのＤ型フ
リツプフロツプ回路１３１，１３２，１３３およ
び１３４もカウンタ動作を初め、クロツク信号を
５カウントするとNANDゲート回路１２９にＰ
の波形を得る。NANDゲート回路１２９の出力
がNANDゲート回路１１９に入力され、NAND
ゲート回路１１９がＨレベルに、NANDゲート
回路１２０がＬレベルになるはずであるが、
NANDゲート回路１２０に入力されているAND
ゲート回路１１２の出力信号ｇがＬレベルである
ため、NANDゲート回路１２０の出力信号ｈは
Ｈレベルのままである。したがつてANDゲート
回路１３６の出力信号ｗもＨレベルのままで
NANDゲート回路１２３の出力信号ｊはＬレベ
ルのままとなる。NANDゲート回路１２３の出
力信号ｊがＬレベルであればANDゲート回路１
１３の出力信号ｒもＬレベルであり、Ｄ型フリツ
プフロツプ回路１３１，１３２，１３３および１
３４で構成されるカウンタ回路は、５カウントを
越えてもさらにカウント動作を続ける。このよう
な現象に対して何も考慮しなければ、カウント動
作はT₃の時点から５カウントするまで続き、出
力端子３２にはT₂からT₃の期間本来Ｈレベルで
あるところがＬレベルとなり再生画面上に大きく
ノイズバーが発生する。

そのために、EXOR回路１４２に入力信号ａ
と出力信号Ｓを入力し、入力信号と出力信号が異
なつていればEXOR回路１４２の出力信号ｔに
Ｈレベルを得る。また、Ｄ型フリツプフロツプ回
路１３１および１３４のＱ出力信号ｌ，ｏが入力
されているANDゲート回路１４１は、カウンタ
が８カウントされるとＨレベルとなる出力信号ｑ
を得る。ANDゲート回路１４１の出力信号ｑは
ANDゲート回路１３７，１３９に入力されてい
る。ANDゲート回路１３７，１３９のもう一方
の入力端子には、それぞれ反転された入力信号ｆ
および入力信号ａが入力されており、入力信号ａ
がＨレベルの時はANDゲート回路１３９に出力
信号ｕを得る。

ANDゲート回路１３９の出力信号ｕはNAND
ゲート回路１４０に入力され、NANDゲート回
路１４０のもう一方の入力端子には前述の
EXOR回路１４２の出力信号ｔが入力されてお
り、この時、ANDゲート回路１３９の出力信号
ｕもEXOR回路１４２の出力信号ｔもＨレベル
であり、NANDゲート回路１４０にＬレベルの
出力信号ｖを得る。

NANDゲート回路１４０の出力信号ｖがＬレ
ベルになることにより、NANDゲート回路１４
０の出力が入力されているANDゲート回路１３
６の出力信号ｗがＬレベルとなり、NANDゲー
ト回路１２３の出力信号ｊがＨレベルとなる。
NANDゲート回路１２３の出力信号ｊがＨレベ
ルとなると、NANDゲート回路１２３の出力が
入力されているANDゲート回路１１１の出力信
号ｂもＬレベルからＨレベルとなる。これは前述
の入力信号ａのＬレベルからＨレベルへの変化と
同様であり、NANDゲート回路１１７の出力信
号ｅがＨレベルからＬレベルとなり、NANDゲ
ート回路１２８の出力信号ｓはＬレベルからＨレ
ベルとなり、入力信号と同じになる。また、チヤ
タリング除去のためのカウンタ回路も同様に働
き、５カウント後に入力信号のＨレベルからＬレ
ベルへの変化に対して受け入れ可能となる。

上記に説明したように、チヤタリング除去期間
以外のところで入力信号の変化があつた場合は、
出力信号も変化してしまうため、T₂のようなパ
ルスで変化した場合は、入力信号と出力信号が不
一致になるということと、カウンタがチヤタリン
グ除去期間を越えてカウントされるという２重の
検出により、出力信号が入力信号と同じになるよ
うに切換えを行う。このように切換え位置を送ら
せることなくチヤタリングを除去し、また切換え
位置を水平同期信号らタイミングを取ることによ
り、切換え位置が画面に現われることなく、良好
な多倍速再生を得ることができる。なお、回路を
簡単にするために、カウンタがチヤタリング除去
期間を越えてカウントされるカウンタ回路の信号
のみで検出するようにしても良い。

また、本実施例のチヤタリング除去回路は、ゲ
ート回路、フリツプフロツプ回路、カウンタ回路
で構成したが、本実施例に限定されるものではな
く、信号切換えの遅れがない、あるいは非常に少
なくチヤタリングを除去できる構成であればよ
い。例えばリトリガブルモノマルチを用いること
ができる。

発明の効果以上の説明から明らかなように、本発明は、互
いにアジマス角度の異なる２つの主回転ヘツドの
近傍にそれぞれアジマス角度の異なる補助回転ヘ
ツドを設け、多倍速再生時主回転ヘツドの再生信
号の低下した期間を補助回転ヘツドで補うよう切
換えを行ない、切換え部に発生するスキユーを検
出して可変遅延線を用いて補正することにより、
ノイズバーおよびスキユーのない多倍速再生画を
得るよう構成されたヘリカルスキヤン型のビデオ
テープレコーダにおいて、切換え信号がチヤタリ
ングを持つことによりスキユー補正が十分できな
いという問題に対して、切換え位置を遅らせるこ
となくチヤタリングを除去することにより、良好
な多倍速再生を得ることができるものである。さ
らにチヤタリング除去回路の入力信号と出力信号
とが異なつた場合も、２重の検出構成により安定
に正しい出力信号に切り換えるよう構成している
ため、大きくノイズバーが出ることがなくその実
用上の価値は非常に大きい。

【図面の簡単な説明】

第１図はビデオテープレコーダの要部構成図、
第２図はアジマス記録された磁気テープのトラツ
クパターンの一例を示した図、第３図および第４
図は回転ヘツドで得られる信号のタイムチヤー
ト、第５図は本発明の一実施例のブロツク図、第
６図はスキユー補正回路の一例を示すブロツク
図、第７図Ａ，Ｂは第６図における演算回路の入
力信号と出力信号の一例を示す波形図、第８図は
本発明で使用し得るチヤタリング除去回路の一例
の回路図、第９図は第８図の要部波形図である。Ｍ１，Ｍ２……主回転ヘツド、Ｓ１，Ｓ２……
補助回転ヘツド、６……磁気テープ、２５，２
６，３４……スイツチ回路、２７，２８……エン
ベロープ検波回路、２９……コンパレータ、３１
……チヤタリング除去回路、３６……スキユー補
正回路、５１……映像信号復調回路、５２……水
平同期信号分離回路、５３……位相比較器、５４
……電圧制御型発振器、５５……ローパスフイル
タ、５９……演算回路、６０……電圧制御型発振
器、６１……CCD遅延線、１１１，１１２，１
１３，１３５，１３６，１３７，１３８，１４１
……ANDゲート回路、１１４……インバータ回
路、１１５，１１６，１１７，１１８，１１９，
１２０，１２３，１２４，１２７，１２８……Ｒ
−Ｓフリツプフロツプ回路、１２１，１２２，１
２６，１２９，１３８，１４０……NANDゲー
ト回路、１２５……クロツク信号入力端子、１３
１，１３２，１３３，１３４……カウンタ、１４
２……EXOR回路。

Claims

【特許請求の範囲】１互いにアジマス角度の異なる第１および第２
の主回転ヘツドを回転基板の180゜の位置に設け、
アジマス角度が前記第１の主回転ヘツドと異なり
前記第２の主回転ヘツドと同一の第３の補助回転
ヘツド、およびアジマス角度が前記第２の主回転
ヘツドと異なり前記第１の主回転ヘツドと同一の
第４の補助回転ヘツドをそれぞれ前記第１および
第２の主回転ヘツドの近傍で回転ヘツド基板の
180゜の位置に設け、磁気テープを記録時のテープ
走行速度とは異なつた数種の速度で走行させる
時、前記第１および第２の主回転ヘツドの再生出
力信号と前記第３および第４の補助回転ヘツドの
再生出力信号をそれぞれエンベロープ検波する手
段と、このエンベロープ検波信号同士のレベルを
比較する手段と、この比較手段の出力信号のチヤ
タリングを除去する手段と、このチヤタリング除
去手段の出力信号により、前記主回転ヘツドの再
生出力信号レベルの低下区間を前記補助回転ヘツ
ドの再生出力信号に置き変えるスイツチ手段と、
前記スイツチ手段により得た再生出力信号を可変
遅延線に通し、前記可変遅延線の遅延時間を変化
させることにより、前記置き換え時に発生するス
キユーを検出して除去する制御手段を具備し、前
記チヤタリング除去手段の入力信号と出力信号が
チヤタリング除去期間以外で不一致であることを
検出し出力信号を入力信号と同一になるよう切り
換えることを特徴とするビデオテープレコーダ。２チヤタリング除去手段は、ゲート回路とカウ
ンタ回路とフリツプフロツプ回路からなり、比較
手段の出力信号反転を受けて、前記フリツプフロ
ツプ回路を動かすとともに前記カウンタ回路を作
動させ、一定の期間のパルスを作り、前記ゲート
回路によりチヤタリングを除去するよう構成した
ことを特徴とする特許請求の範囲第１項記載のビ
デオテープレコーダ。３チヤタリング除去手段の入力信号と出力信号
の不一致の検出は、カウンタ回路の一定期間後に
行なう構成としたことを特徴とする特許請求の範
囲第２項記載のビデオテープレコーダ。４制御手段は、位相比較器と電圧制御型発振器
およびローパスフイルタを含めてなる帰還ループ
回路を具備し、前記位相比較器には再生水平同期
信号が入力され、前記位相比較器の出力信号がス
キユー量として検出されるように構成されている
ことを特徴とする特許請求の範囲第１項記載のビ
デオテープレコーダ。５比較手段にヒステリシスを持たせないことを
特徴とする特許請求の範囲第１項記載のビデオテ
ープレコーダ。