KR900003596B1 - 비데오테이프 레코오더 - Google Patents

Abstract

내용 없음.

Description

비데오테이프 레코오더

제 1 도는 비데오테이프레코오더의 요부구성도.

제 2 도는 방위각 기록된 자기테이프의 기록패턴의 일례를 표시한 모식도.

제 3 도 및 제 4 도는 회전헤드로 재생되는 신호의 파형도.

제 5 도는 본 발명에 의한 비데오테이프 레코오더의 일실시예를 나타낸 블록선도.

제 6 도는 제 5 도중의 스큐우보정회로의 일실시예를 표시한 블록도.

제 7 도(a), (b)는 제 6 도에 있어서의 연산회로의 입력신호와 출력신호의 일례를 표시한 파형도.

제 8 도, 제 10 도, 제 12 도 및 제 14 도는 본 발명에서 사용할 수 있는 채터링제거회로의 대표적 실시예의 회로도.

제 9 도, 제 11도, 제 13 도 및 제 15 도는 각각, 제 8 도, 제 10 도, 제 12 도 및 제 14 도의 회로의 요부신호 파형도.

*도면의 주요부분에 대한 부호의 설명

(M1), (M2) : 주회전 헤드 (S1), (S2) : 보조회전헤드

(E) : 자기테이프 (25), (26), (34) : 스위치회로

(27), (28) : 엔빌로우프검파회로 (29) : 비교기

(31) : 채터링제거회로 (36) : 스큐우보조회로

(51) : 영상신호복조회로 (52) : 수평동기신호분리회로

(53) : 위상비교기 (54) : 전압제어형발진기

(55) : 저역통과필터 (59) : 연산회로

(60) : 전압제어형발진기 (61) : CCD지연선

(111), (112), (113), (135), (136), (137), (139), (141) : AND게이트회로

(114) : 인버어터회로

(115), (116), (117), (118), (119), (120), (121), (122), (123), (124), (126), (127), (128), (129), (138), (140) : NAND 게이트회로

(125) : 클록신호입력단자

(131), (132), (133), (134) : D형 플립플롭회로

(142) : 배타논리합회로(EXOR) (150), (152), (153) : 저항

(151) : 콘덴서 (154) : 비교기

(168) : 3배속도입력단자 (169) : 15배속도입력단자

(170) : 9배속도입력단자

본 발명은 헬리컬주사방식의 비데오테이프레코오더(이하 VTR라고 약칭함)에 관한 것으로, 특히 고속재생에 있어서 노이즈가 발생하지 않는 양호한 재생화상을 얻을 수 있는 VTR에 관한 것이다.

근년, VTR은 기록시간의 장시간화, 다기능화, 소형화 및 코스트다운의 방향으로 개발이 계속해서 진행되고 있다. 특히, 다기능화의 방향에서는, 서로 방위각도가 다른 2개의 주회전헤드의 근처에 각각 방위각도가 다른 보조회전헤드를 설치하므로서, 화상흔들림이 없는 피일드스틸재생이나, 노이즈바아가 없는 다배속(多倍速) 재생을 실현하는 수단이 알려져 있다.

또한 다배속재생에 있어서, 주회전회드와 보조회전회드의 절환부에 발생하는 스큐우를 검출하여 가변지연선을 사용해서 보정하는 방법이 제안되고 있다. 그러나, 절환부에 있어서, 절환신호가 채터링을 발생하거나 하면 스큐우검출회로가 오동작하여 스큐우가 보정되지 않는다. 또, 절환신호에 채터링을 발생하지 않도록 하기 위해서는, 절환신호검출부에서 히스테리시스를 가지도록하면 좋으나, 히스테리시스를 가지게 하므로서 소망의 절환위치에 대해서 크게 지연되어 버리며, 경우에 따라서는 절환위치의 지연으로 노이즈바아가 발생하게 된다고 하는 문제점을 가지고 있다.

이것을 제 1 도 내지 제 4 도를 사용해서 더욱 상세하게 설명한다. 제 1 도는 회전헤드부의 구성도를 표시한다. 제 1 도에 있어서, (M1)은 +6°의 방위각을 가진 주회전헤드이며, (S1)은 -6°의 방위각을 가진 보조 주회전헤드이다. (M2)는 -6°의 방위각을 가진 보조 주회전헤드이다. (M2)는 -6°의 방위각을가진 다른 주회전헤드이며, (S2)는 +6°의 방위각을 가진 보조회전헤드이다. 주회전헤드 (M1)과 (M2)는 서로 180°떨어져 있으며, 보조회전헤드 (S1)과 (S2)도 서로 180°떨어져 있다.

이들 주회전헤드와 보조헤드는 예를들면 영상신호의 2수평동기신호기간에 상당하는 거리만틈 떨어져서 제 1 도에 표시한 바와같이 회전디스크(또는 드럼)(3)의 동일회전평면상에 부착되어 있다.

회전디스크(3)는 회전축(4)을 개재해서 모우터(5)에 의해, 화살표시(9)의 방향으로 1800r.p.m의 회전수로 회전된다. 회전디스크(3)의 회전위상은, 마그네트(13), (15) 및 검출헤드(14)에 의해 검출된다. 자기 테이프(6)는 가이드포우스트(7) 및 (8)에 안내되어, 상기 회전디스크(3)의 주위에 180°이상에 걸쳐서 감겨지고, 화살표시(10)의 방향으로 핀치로울러(11) 및 캡스턴(12)으로서 주행되게 된다.

방위각 기록된 상기 자기테이프(6)의 모식적인 트랙패턴을 제 2 도에 표시한다. 제 2 도에 있어서, 트랙(99), (101), (103), (105), (107) 및 (109)는 +6°의 방위각을 가진 주회전헤드(M1)로 기록되며, 트랙(100), (102), (104), (106), (108) 및 (110)은 -6°의 방위각을 가진 주회전헤드(M2)로 기록된 트랙이다.

제 2 도의 각 트랙에 있어서의 사선은 수평동기신호기록위치를 표시하며, 그 경사각은 방위각을 표시하고 있다(자기테이프(6)의 폭방향의 반은 사선의 기입을 생략하고 있다). 또 인접트랙에 있어서의 사선의 어긋남은, 기록된 수평동기신호의 실린더의 순간이상 때문에 어긋나 있는 것을 표시하고 있다. 또한, 제 2 도는 자기테이프(6)가 1배석(기록시의 테이프속도와 같음)으로 주행하고 있을때의 트랙패턴을 표시하고 있다. 고로, 1배속재생시, 주회전헤드(M1)가 피일드 개시점에 있어서, 트랙(101)의 시점을 주사했다고 하면, 그 피일드종단에 있어서는 트랙(101)의 종점을 주사한다. 고속 재생시의 일례로서, 제 2 도에 있어서 파선으로 표시한 바와같이 9배속재생시, 주회전헤드(M1)가 피일드개시점에 있어서, 트랙(101)의 시점을 주사했다고 하면, 그 피일드종단에 있어서는 트랙(109)의 종점을 주사한다 .보조회전헤드(S1)는 상기 회전헤드(M1)와 동일회전평면을 가지며, 주회전헤드(M1)에 근접해서(본 실시에에 있어서는 영상신호의 2수평동기 신호기간 상당의 거리만큼 떨어져서)부착되어 있으므로, 주회전헤드(M1)와 거의 동일한 주사를 행한다. 이와같은 9배속재생시에 있어서, 주회전헤드(M1)는 +6°의 방위각을 가지고 있기 때문에, 제 3 도(a)에 표시한 바와같은 헤드출력신호를 얻는다. 또 보조회전헤드(S1)는 -6°의 방위각도를 가지고 있기 때문에 제 3 도(b)에 표시한 바와같은 헤드출력신호를 얻는다. 통상 이들 헤드출력신호는, 반송주파수가 약 3.9MHZ인 fM변도된 휘도신호와, 색부반송파주사푸가 약 629MHZ로 저역변환된 반송색신호로 성립되어 있다.

제 3 도(f)에 시간척도를 표시했다. 이것은 t₀가 피일드 개시시각을 표시하고 있으며, t₅가 피일드종사시간을 표시하고 있다. 여기서 제 3 도(a)에 표시한 바와같이 고속재생시에 있어서, 피이드내에 수개의 노이즈바아(헤드출력신호영(0)의 부분)가 발생한다. 이것은, 주회전헤드(M1)의 재생출력신호의 레벨저하부분을, 제 3 도(b)에 표시한 바와같은 보조회전헤드(S1)의 재생출력신호로 치환하므로서 제 3 도(c)에 표시한 바와같이 제거할 수 있다. 그러나 상기한 바와같이 주회전헤드 재생신호와 보조회전헤드 재생신호를 절환할때는 기록된 수평동기신호의 어긋남이, 재생되는 수평동기신호의 간격변화로 되기 때문에 화면상에 스큐우가 나타난다.

또한 제 3 도(a), (b)의 헤드출력신호는 이상적으로 표시한 것으로서, 실제로는 제 4(a), (b)에 표시한 바와같이 주행시스템이나 테이프의 팔랑거림등에 의해 레벨변동을 발생하거나, 재생출력신호에 포함되어 있는 수평동기의 정보(15.734KHZ)등의 영향을 받고 있다. 또한, 근년의 VTR은 표준모우드와 장시간모우드의 2종류 이상의 모우드가 있기 때문에, 회전헤드의 트랙폭을 너무 넓게할 수 없게 되어, 제 4도(a), (b)재생출력신호가 레벨저하해서 노이즈바아로 되는 기간도 많아진다. 그 때문에, 제 3 도(e)의 주·보조헤드절환신호는 제 4도(e)와 같은 채터링을 포함한 것이 된다.

이 재생출력신호를 절환할때에, 스큐우가 발생하기 때문에, 채터링을 포함한 제 4 도(e)와 같은 주·보조헤드절환신호로 절환을 행한 결과로, 절환부에서 단시간동안 스큐우가 너무 발생해서 스큐우를 충분히 보정할 수 없다.

본 발명은, 재생출력신호를 가변지연선에 통하게 하여 그 지연시간을 변화시키므로서, 수평동기신호간격의 변화를 보정하고, 발생한 스큐우를 제거함과 동시에, 주·보조헤드절환 시로에 발생한 채터링을 제거해서 스큐우의 제거를 더욱 확실하게 하여, 양호한 다배속재생화상을 얻을 수있는 비데오테이프레코오더를 제공하는 것을 목적으로 하는 것이다.

상기의 목적을 달성하기 위하여 본 발명은, 서로 방위각도가 다른 제 1 및 제 2 의 주회전헤드를 회전기판의 180°위치에 설치하고, 방위각도가 상기 제 1 의 주회전헤드와 다르고 상기 제 2 의 주회전헤드와 동일한 제 3 의 보조회전헤드 및 방위각도가상기 제 2 의 주회전헤드와 다르고 상기 제 1 의 주회전헤드와 동일한 제 4 의 보조회전헤드를 각각 상기 제 1 및 제 2 의 주회전헤드의 근처에서 회전헤드기판의 180°설치하여, 자기테이프를 기록시의 테이프주행속도와는 다른 수종류의 속도로 주행시킬때, 상기 제 1 및 제 2 의 주회전헤드의 재생출력신호와, 상기 제 3 및 제 4 의 보조회전헤드의 재생출력신호를 각각 엔빌로우프검파하는 수단과, 이 채터링 제거수단의 출력신호에 의해, 상기 주회전헤드의 재생출력신호레벨의 저하구간을 상기 보조회전헤드의 재생출력신호로 치환하는 스위치수단과, 상기 스위치수단에 의해 얻는 재생출력신호를 가변지연선에 통하게 하고, 상기 가변지연선의 지연시간을 변화시키므로서, 상기 치환시에 발생하는 스큐우를 검출해서 제거하는 제어수단을 구비하고, 또한 상기 비교수단의 출력신호를 채터링제거수단을 개재해서, 재생수평동기신호로 동기화하여, 상기 스위치수단에 입력하도록 구성한 것이다. 이에 의해서, 양호한 다배속 재생화상을 얻을 수 있는 것이다.

상기 및 기타의 본 발명의 목적 및 특징을 이하 첨부도면과 함께 상세히 설명하면 몇개의 실시예의 설명을 고찰하므로서 명료하게 이해할 수 있을 것이다.

이하 본 발명의 실시예를 도면에 의거해서 설명한다.

제 5 도는 본 발명의 일실시에의 블록도를 표시하며, 주회전헤드(M1), (M2) 및 보조회전헤드(S1), (S2)의 재생출력신호는 각각 재생증폭기(21), (22), (23) 및 (24)로 증폭되어서 스위치(25), (26)로 입력된다. 스위치(25), (26)의 가동편은, 헤드스위치신호(제 3 도, 제 4 도d)가 H레벨일때는 예를 들면 X쪽으로, L레벨일때는 Y쪽으로 접속된다. 여기서 헤드스위치신호는, 제 1 도에 표시한 180°떨어진 2개의 마그네트(13), (15)에 의해 검출헤드(14)에 얻게되는 출력신호를 신호처리부(16)에서 처리한 신호로서, 1피일드마다 H레벨, L레벨을 되풀이한다. 또한, 마그네트(13), (15)는 극성(極性)이 다르고, 실린더의 위상을 180마다 검출할 수 있으므로, 피일드의 구별이 가능한다. (41)은 헤드스위치신호의 입력단자이다.

지금, 헤드스위치신호가 H레벨이라고 하면, 주회전헤드(M1), 보조회전헤드(S1)으로부터, 예를들면 제 4 도(a), (b)에 각각 표시한 바와같은 재생출력을 얻을 수 있으며, 마찬가지로 헤드스위치신호가 L레벨일때는, 주회전헤드(M2), 보조회전헤드(S2)로부터, 제 4 도(a), (b)에 표시한 것과 마찬가지의 신호를 얻을 수 있어 이들이 엔빌로우프검파회로(27), (28)에 입력되는 동시에 스위치(34)의 X쪽과 Y쪽에 입력된다. 엔빌로우프검파회로(27), (28)는 주지의 다이오우드 검파회로등으로 구성되어있으며, 이 출력신호는 비교기(29)에 입력되어 엔빌로우프 비교가 행해진다.

비교기(29)의출력신호는 제 4 도(e)에 표시한 주·보조헤드절환신호이며, 채터리을 포함하고 있다. (30)이 채터링제거회로(31)의 입력단자이며, 비교기(29)의 출력신호가 입력된다. 채터링제거회로(31)에서 주·보조헤드절환신호의 채터링을 제거하여 채터링제거회로(31)의 출력단자(32)에서 출력된다. 채터링이 제거된 주·보조헤드절환신호는 D형 플립플롭회로(33)의 D입력단자에 공급된다. D형 플립플롭회로(33)의 C입력단자에는 후술하는 수평도기신호 분리회로(40)에서 얻는 수평동기신호가 입력되어 있다. d형 플립플릭회로(33)의 Q출력단자에는 주·보조 헤드절환신호를 수평동기신호를 동기화한 신호가 출력되어 스위치(34)의 제어신호가 된다.

스위치(34)의 가동편은, 예를들면, D형 플립플롭회로(33)의 출력신호가 H레베릴때에는, Y쪽, L레벨일때는 X쪽으로 접속되도록 하면 스위치(34)의 출력단에는 제 4 도(c)에 표시한 재생출력신호를 얻게된다. 이 노이즈바아가 없는 재생출력신호는 스큐우보정호로(36)를 통해서 영상신호복조회로(38)에 입력되어 스큐우나 노이즈바아가 없는 재생영상신호를 얻을 수 있게 된다. (35)는 스큐우보정회로(36)의 입력단자, (37)은 스큐우보정회로(36)의 출력단자, (39)는 재생영상신호 출력단자이다. 상기 재생영상신호는 수평동기신호분리신호(40)에 입력되어 있다.

다음에 스큐우의 보정방법에 대해서 제 6 도 및 제 7 도를 사용해서 설명한다. 스큐우를 상기한 바와같이 수평동기신호의 간격이 변화하므로서 발생되므로, 재생출력신호를 지연선에 통하게 하여, 지연시간을 절환해서 간격을 보정하므로서 제거할수 있다. 이를 위해서는 간격의 변화를 검출하고 오차신호를 얻지않으면 안된다. 오차신호는 위상비교기, 저역통과필터, 전압제어형발진기로 이루어진 폐쇄루우프회로로부터 다음과 같이해서 얻는다.

제 5 도에 있어서, 입력단자(35)에 얻게되는 노이즈바아가 없는 재생출력신호를 제 6 도의 영상신호복조회로(51)에 의해 재생영상신호로 복조하여, 수평동기신호분리회로(52)를 통해서 수평동기신호를 인출하여 위상비교기(53)에 입력한다. 위상비교기(53)에 입력된 수평동기신호는, 전압제어형발진기(54)의 출력과 위상을 비교하게된다. 위상차는 오차신호전압이 되어서 위상비교기(53)의 출력단자에 나타난다.

이 출력은 저역통과필터(55)를 거쳐서 저압제어형발진기(54)의 발진주파수를 제어한다. 따라서 오전압은, 예를 들면 제 7 도(a)에 표시한 바와같은 파형으로 되며, 오차의 정보는 그 첨두치(尖頭値)로 나타난다.

이와같이해서 얻은 오차신호전압을 제 1 및 제 2 의 샘플호울드회로(57), (58)로 구성되는 연산회로(59)에 입력하여 전압제어형발진기(60)를 동작시키는 신호를 얻는다. 이 전압제어형발진기(6)의 출력은 제 7 도(b)와 같이되며, 이 출력전압에 의해 CCD지연선(61)은 주회전헤드(M1), (M2)와 보조회전헤드(S1), (S2)를 절환했을때에, 위상비교기(53)로부터 얻게된 오차신호전압에 따라서, 그때의 지연시간을 증감시키도록 제어한다 따라서, 연산회로(59)는 오차신호전압이 첨두치를 오차신호전압이 나타나기 직전의 연산회로(59)의 출력치에 가산하여, 그것을 새로운 출력치로 되도록 연산을 행한다. 실제의 동작은 다음과 같이 행한다.

위상 비교기(53)의 출력에서 얻게된 오차신호전압은 제 2 의 샘플호울드회로(58)의 출력에 가산되어서 타이밍신호발생회로(62)로 부터 샘플펄스에 의해 제 1 의 샘플호울드회로(57)에 기억된다.

이때, 제 2 의 샘플호울드회로(58)에는 샘플펄스가 입력되지 않고, 출력치는 변화하지 않는다. 다음에 타이밍신호발생회로(62)로부터 샘플펄스가 제 2 의 샘플호울드회로(58)로 보내지며, 이 제 2 의 샘플호울드회로(58)에 기억되어서 그 값이 출력된다. 이와같이해서 오차신호전압이 차례차례 적산되어서 제 2 의 샘플호울드회로(58)의 출력에 나타난다. 또 2개의 샘플호울드회로(57), (58)는 입력단자(42)에 입력되는 수직동기신호에 의해 리세트되며, 오차신호전압이 적산되어서 회로가 포화되는 것을 방지한다.

이와같이해서 얻은 연산회로(59)의 출력을 전압제어향발진기(60)에 인가해서 발진주파수를 바꾸므로서, CCD 지연선(61)의 지연시간을 가변하여 발생한 스큐우를 보정할 수 있다.

이상과 같이 수평동기신호의 간격변화를 검출하고, 지연선에 의해서 간격을 조정하는 것이나, 검출에서부터 지연선을 절환하는 데까지에는 처리시간을 요하게 된다. 따라서 그 기간의 신호는 수평동기신호의 간격이 보정되어있지 않음으로, 1수평동기신호간(이하, 1H이라고 부름)앞의 신호와 다음과 같이 치환한다. 타이밍신호 발생회로(62)로부터 보정처리를 행하는 동안 H레벨이 되는 신호가 제 6 도의 스위치(64)에 보내지며, 그때, 가동편이 X쪽으로 접속된다. 그결과, 보정처리를 행하는 동안에 1H지연선(63)을 거친신호, 즉 1H앞의 신호로 치환되어 그것이 출력단자(37)에 얻게된다.

이와같이해서 고속재생시에 노이즈바아가 없고, 또한 주회전헤드, 보조회전헤드를 절환할때에 스큐우가 없는 재생화면을 얻을 수 있다.

역전고속재생시에 있어서는, 주회전헤드(M1), (M2) 및 보조회전헤드(S1), (S2)의 자기테이프(6)에 대한 주사궤적은 앞에 말한 설명과 다르지만, 제 3 도(a) 및 (b)에 표시한 바와같이 주회전헤드(M1), (M2)의 출력신호 및 보조회전헤드(S1), (S2)의 출력신호와 동등한(즉, 최대출력레벨을 표시하는 점의 시각과 최초출력레벨을 표시하는 점의 시각이 대략일치한다)관계를 가지고 있기 때문에, 제 5 도에 표시한 회로구성에 의해 고속재생시와 동등한 효과를 얻을 수 있다.

여기서, 타이밍신호발생회로(62)는 예를들면 단안정(單安定) 멀티바이브레이터에 의해 구성되며, 입력단자(41)에 입력되는 헤드스위치신호와 수평동기신호분리회로(52)의 수평도기신호를기준으로해서 샘플펄스, 주회전헤드절환신호, 1H 지연선절환신호를 만든다.

이상의 설명에서 명백한 바와같이 주·보조헤드절환신호에 채터링이 있을 경우는, 채터링의 폭에도 따르지만 스큐가 충분히 보정되지 않는다.

다음에 상기 스큐우보정을 충분히 하기 위해서 한 채터링제거회로의 일실시예에 대하여 제 8 도, 제 9 도를 사용해서 설명한다. 제 8 도는 채터링제거를 위한 로직부이며, 제 9 도는 제 8 도의 요부파형도이다.

제 8 도는 AND 게이트회로(111), (112), (113)와 인버어터회로 (114)와 NAND 게이트회로 (115), (116), (117), (118), (119), (120), (122), (123), (124), (126), (127), (128) 및 (129)와 D형 플립플롭회로(131), (132), (133)로 구성되어 있으며, (30)에 채터링제거회로의 입력단자이며, (32)가 출력단자이다. NAND게이트회로(15)와 (116)로 R-S 플립플롭회로를 구성하고 있으며, 이하 마찬가지로 (117)와 (118), (119)와 (120), (123)과 (124) 및 (127)과 (128)로 각각 R-S플립플롭회로를 구성하고 있다.

D형 플립플롭회로(131), (132), (133)로 카운터를 구성하고 있으며, 카운터의 클록신호는, 예를들면 수평동기신호나 제 6 도에 표시한 수평동기신호주기의 전압제어형발진기(42)의 출력신호를 사용하며, (125)가 클록신호의 입력단자이다. D형 플립플롭회로(131), (132), (133)의 각 리세트단자에는, AND게이트회로(113)의 출력신호가 입력되어 있으며, AND게이트회로(113)의 출력신호가 H레벨일때는 카운터동작을 금지하고, L레벨일때는 카운터동작을 행하도록 구성되어 있다.

다음에, 이와같이 구성된 제 8 도의 채터링제거회로의 동작에 대해서 제 9(a) 내지 (q)에 표시한 신호파형도를 사용해서 설명한다.

채터링제거회로의 입력단자(30)에 채터링을 포함한 입력신호(a)가 입력된다. 이 입력신호는 AND게이트회로(111)에 입력된다.

AND게이트회로(11)의 또 한쪽의 입력신호에는 NAND 게이트회로(123)의 출력신호(j)가 입력되어 있으며, 지금, L레벨로 바꾸어질때를 설명하면, AND 게이트로호 (111)의 출력에는 채터링을 포함한 그대로의 신호(b)가 출력된다. 이때, NAND 게이트회로(115), (116)로 구성되어 있는 R-S 플립프롭회로의 출력신호(C)는 이미 세트되어 있기 때문에 H레벨 그대로 변화하지 않는다.

AND게이트회로(111)와 NAND게이트회로(116)의 출력신호(b), (c)가 입력되어 있는 NAND게이트회로(121)의 출력신호(d)는 신호(b)로 반전(反戰)한 것으로 된다.

NAND 게이트회로(121)의 출력신호(d)가 H레벨로부터 L레벨로 바꾸어지므로서, NAND 게이트회로(117), (118)로 구성되어 있는 R-S 플립플롭회로가 세트되며, NAND 게이트회로(117)의 출력신호(e)는 H레벨로 부터 L레벨로 바꾸어진다. 이 출력신호(e)는 AND 게이트회로 (113)에 입력되어 있으며, AND게이트회로(113)의 출력신호(p)로 H레벨로부터 L레벨로되어, D형 플립플롭회로(131), (132), (133)로 구성되어있는 카운터회로가 카운터동작을 개시한다. 클록신호입력단자(125)의 입력클록신호 (K)이며, 카운터동작을 개시하므로서 D형 플릭플롭회로(131), (132), (133)의 Q출력신호는 각각 (I), (m), (n)에 표시한 바와같이, Q출력신호의 (m)와 (n)을 NAND 게이트회로(129)에 입력하므로서 클록신호(K)가 5카운트되며, NAND 게이트회로(129)에 H레벨로부터 L레벨로 바꾸어지는 출력신호(O)를 얻는다. NAND 게이트회로(129)의 출력신호(O)는 NAND 게이트회로(115)에 입력되며, 결과로서 NAND 게이트회로(116)의 출력신호(c)는 H레벨로부터 L레벨이 되어 NAND 게이트회로(117)의 출력신호(e)는 L레벨로부터 H레벨로 된다.

AND 게이트회로(113)의 출력신호도 L레벨로부터 H레벨이 되어 D형 플립플롭회로(131), (132), (133)는 재차 모두 리세트 된다.

한편, NAND 게이트회로(117)의 출력신호(e)는 NAND 게이트회로(128) 및 AND 게이트회로(112)에 입력되어 있으며, NAND 게이트회로(127), (128)로 구성되는 R-S 플립플롭은 세트되어 채터링방지 회로의 출력단자(32)에 채터링이 제거된 출력신호(q)를 얻는 AND 게이트회로(112)의 또 한쪽의 압력단자에는 입력신호(a)가 인버어터회로(114)로 반전된 신호(f)가 입력되어 있으나, 그 출력신호(g)에는 채터링성분이 제거되어 있기때문에, NAND 게이트회로(119), (120) 및 (123), (124)로 구성되어 있는 R-S 플립플롭은 아무런 변화도 하지 않는다. 이와같이, L레벨로부터 H레벨에의 변화에 의해서 출력신호도 즉시 L레벨로부터 H레벨로 바꿈과 동시에 카운터를 동작시켜서 설정한 기간만큼 채터링에 상당하는 신호변화를 받지 않도록해서 채터링 신호를 제거시키고 있다.

또한, H레벨로부터 L레벨의 변화도 입력신호(a)를 인버어터회로(114)로 반전시켜서, L레벨로부터 H레벨에의 변화로 하고 있기 때문에, 앞에 말한 설명과 마찬가지의 동작으로 행해진다. NAND 게이트회로(120)의 출력신호를 (h), NAND 게이트회로(122)의 출력신호를 (i), NAND 게이트회로(123)의 출력신호를 (j)에 각각 표시한다.

이상과 같이 본 실시예에 의하면, 신호절환이 지연됨이 없이 완전하게 채터링을 제거할 수 있다.

다음에 본 발명의 다른 실시예를 제 10 도에 표시한다. 제 10 도는 제 5 도 및 제 8 도의 채터링제거회로(31)의 입력쪽에 적분기와 비교기를 형성한 것이다.

제 10 도에 있어서, (30)이 채터링제거회로의 입력단자이며, 저항(150) 및 콘덴서(151)로 구성되는 적분회로를 통해서 비교기의

단자에 입력된다. 비교기의 단자에는 저항(152), 저항(153)에 의해 저항분할된 전압이 입력되어 있다. (160)이 전원단자이다. 비교기(154)의 출력신호가 상기한 채터링제거회로(31)에 입력되어 채터링이 제거되어서 출력단자(32)에 출력된다.

다음에 본 발명의 동작에 대해서 제 11 도(a)내지 (d)에 표시한 신호파형도와 함께 설명한다. (a)가 입력단자(30)에 입력되는 입력파형의 일례이며, 미세한 펄스 및채터링을 포함하고 있다. 앞에 말한 바와같이 절환의 지연없이 채터링을 제거하도록 구성하고 있기 때문에, 입력신호(a)의 미세한 펄스부분에서 신호가 절환되어 버린다. 입력신호(a)르 저항(150)과 콘덴서(151)로 구서되는 적분회로를 통과시키므로서(b)의 파형이 된다. 파형(b)과 저항(152)과 저항(153)으로 설정되는 임계전압을 비교하므로서 비교기(154)의 출력에는 미세한 펄스가 제거된(c)의 파형을 얻게된다. (c)의 파형을 앞에 말한 채터링제거회로(31)에 통하게 하므로서, 출력단자(32)에 미세한 펄스로는 절환되지 않고 채터링이 제거된 파형(d)을 얻을 수 있다.

또한, 본 실시예의 채터링제거회로는 게이트회로, 플립플롭회로, 카운터회로로 구성하였거나, 이에 한정되는 것은 아니고, 신호절환의 지연이 없는 혹은 대단히 적게 채터링을 제거할 수 있는 구성이면, 무엇이라도 좋다. 예를들면, 리트리거블노노멀티바이브레이터를 사용할 수 있다.

다음에, 채터링제거회로의 다른 실시예에 대해서 제 12 도 및 제 13 도를 사용해서 설명한다. 제 12 도는 채터링제거를 위한 로직부이며, 입출력신호비교보정회로부를 포함하고 있다. 제 13 도는 제 12 도의 요부파형도이다.

제 12 도는 AND 게이트회로(111), (112), (113), (135), (136), (137), (139), (141)와 인버어터회로(114)와 NAND 게이트회로(115), (116), (117), (118), (119), (120), (122), (123), (124), (126), (127), (128), (129), (139) 및 (140)과 D형 플립플롭회로(131), (132), (133), (134)와 배타(이하 EX라 액칭함) OR회로(142)로 구성되어 있으며, (30)이채터링제거회로(31)의 입력단자, (32)가 출력단자이다. NAND 게이트회로(115)와 (116)로 R-S 플립플롭회로를 구성하고 있으며, 이하 마찬가지로 (117)과 (118), (119)와 (120), (123)과 (124) 및 (127)과 (128)을 각각 R-S 플립플롭회로를 구성하고 있다.

D형 플립플롭회로(131), (132), (133), (134)로 카운터를 구성하고 있으며, 카운터의 클록신호는, 예를 들면 수평동기신호나 제 6 도에 표시한 수평동기신호주기의 전압제어형발진기(54)의 출력신호를 사용하며, (125)가 클록신호의 입력단자이다.

D형 플립플롭회로(131), (132), (133), (134)의 각 리세트단자에는, AND 게이트회로(113)의 출력신호가 입력되어 있으며, AND게이트회로(113)의 출력신호가 H레벨일때는 카운터동작을 금지하고, L레벨일때는 카운터동작을 행하도록 구성되어 있다.

다음에, 이와같이 구성되어 있는 제 12 도의 채터링제거회로의 동작에 대해서 제 13 도의 파형도를 사용해서 설명한다. 채터링제거회로의 입력단자(30)에 채터링을 포함한 입력신호(a)가 입력된다. 이 입력신호는 AND 게이트회로(111)에 입력된다. aNd 게이트회로(111)의 또한쪽의 입력신호에는 NAND 게이트회로(123)의 출력신호(i)가 입력되어 있으며, 지금 L레벨로부터 H레벨로 바꾸어지는 시각(T₁)을 설명하면, AND 게이트회로(111)의 출력에는 채터링을 포함한 그대로의 신호(b)가 출력된다. 이때 NAND 게이트회로(115), (116)로 구성되어 잇는 R-S플립플롭회로의 출력신호(c)는 이미 세트되어 있기 때문에 H레벨 그대로 변화하지 않는다. AND 게이트회로(111)와 NAND 게이트회로(116)의 출력신호(b), (c)가 입력되어 있는 NAND 게이트회로(121)의 출력신호(d), (b)를 반전시킨 것이다.

NAND 게이트회로(121)의 출력신호(d)가 H레벨로부터 L레벨로 바꾸어지므로서 NAND 게이트회로(117), (118)로 구성되는 R-S 플립플롭회로가 세트되어 NAND 게이트회로(117)의 출력신호(e)는 H레벨로부터 L레벨로 바꾸어진다. 이 출력신호(e)는 AND 게이트회로(113)에 입려되어 있으며, AND 게이트회로(113)의 출력신호(r)가 H레벨로부터 L레벨로되어, D형 플립플롭회로(131), (132), (133) 및 (134)로 구성되어 있는 카운터회로가 카운터동작을 개시한다. 클록신호입력단자(125)에는, 입력클록신호(K)가 입력되어 있으며, 카운터동작을 개시하므로서 D형 플립플롭회로(131), (132), (133) 및(134)의 Q출려신호는 각각 (l), (m), (n), (o)에 표시한 바와같이 된다. 또, Q출력신호는 (m)과 (n)을 NAND 게이트회로(129)에 입력하므로서, 클록신호(K)가 카운트되면 NAND 게이트회로(129)에 H레벨로부터 L레벨로 바꾸어지는 출력신호(P)는 얻는다. NAND 게이트회로(129)의 출력신호(P)는 NAND 게이트회로(115)에 입력되며, 결과로서 NAND 게이트회로(116)의 출력신호(c)는 H레벨로부터 L레벨로되며, NAND 게이트회로(135)의 출력도 H레베로부터 L레벨로되어, NAND 게이트회로(117)의 출력신호(e)는 L레벨로부터 H레벨로 된다. 또, NAND 게이트회로(113)의 출력신호(r)로 L레벨로부터 H레벨로되어, D형 플립플롭회로(131), (132), (133) 및 (134)는 재차 모두 리세트된다.

한편, NAND 게이트회로(117)의 출력신호(e)는 NAND 게이트회로(128) 및 AND 게이트회로(112)에 입력되어 있으며, NAND 게이트회로(127), (128)로 구성되는 R-S 플립플롭회로는 세트되고, 채터링제거회로의 출력단자(32)에 채터링이 제거된 출력신호(S)를 얻게된다. NAND 게이트회로(112)의 또 한쪽의 입력단자에는 입력신호(a)가 인버어터회로(114)로 반전된 신호(f)가 입력되어 있다. 그 출력신호(g)에는, 채터링 성분이 제거되어 있기 때문에, NAND 게이트회로(119), (120) 및 (123), (124)로 구성되어 있는 R-S 플립플롭회로는 아무런 변화도 하지 않는다. 이와같이 입력신호(a)는 L레벨로분터 H레벨에의 변화에 의해서 출력신호(S)를 즉시 L레벨로부터 H레벨로 바꿈과 동시에, 카운터를 동작시켜서, 설정한 기간만큼 채터링에 상당하는 신호변화를 받지 않도록 해서 채터링신호를 제거시키고 있다.

또한, (T₃)의 H레벨로부터 L레벨로 변화하는 시각도 입력신호(a)를 인버어터회로(114)로 반전시켜서 L레벨로부터 H레벨로 변화로하고 있기 때문에, 앞에서 말한 설명과 마찬가지의 동작으로 행해진다. NAND 게이트회로(120)의 출력신호를 (h), NAND 게이트회로(122)의 출력신호를 (i), NAND 게이트회로(123)의 출력신호를 (j)에 각각 표시한다.

다음에 입력신호(a)가 본래 H레벨인 부분에는 드롭아우트등의 원인에 의해서 시각(T₂)에 약간의 기간 L레벨로 변화하고 또 H레벨로 복귀한때에 대해서 설명한다. 상기 채터링제거회로(31)에서는, 입력신호에 대해서 지연이 없도록 구성되어 있기 때문에, (T₂)와 같은 입력신호에 대해서는, 앞에 말한 H레벨로부터 L레벨에의 신호의 변화로서 NAND 게이트회로(128)의 출력신호(S)를 반전시킨다.

마찬가지로 채터링 제거를 위한 D형 플립플롭회로(131), (132), (133) 및 (134)도 카운터 동작을 시작하며 클록신호를 5카운트하면 NAND 게이트회로(129)에 P형의 파형을 얻는다.

NAND 게이트회로(129)의 출력이 NAND 게이트회로(119)에 입력되어, NAND 게이트회로(119)가 H레벨로, NAND 게이트회로(120)가 L레벨로 될것이지만, NAND 게이트회로(120)에 입력되어 있는 AND 게이트회로(112)의 출력신호(g)가 L레벨이기 때문에, NAND 게이트회로(120)의 출력신호(h)는 H레벨 그대로이다.

따라서 AND 게이트회로(136)의 출력신호(W)도 H레벨 그대로이고, NAND 게이트회로(123)의 출력신호(j)는 L레벨 그대로가 된다. NAND 게이트회로(123)의 출력신호(j)가 L레벨이면 AND 게이트회로(113)의 출력신호(r)로 L레벨이며, D형 플립플롭회로(131), (132), (133) 및 (134)로 구성되는 카운터 회로는, 5카운터를 초과해도 더욱 카우트 동작을 계속한다. 이와같은 현상에 대해서 아무런 고려도 하지 않으면, 카우트 동작은(T₃)의 시점에서부터 5카운트할때까지 계속되고, 출력단자(32)에는 (T₂)에서 (T₃)의 기간, 본래 H레벨인 부분이 L레벨이 되어 재생화면상에 크게 노이즈가 밸생한다.

그 때문에, EXOR회로(142)에 입력신호(a)와 출력신호(S)를 입력하여, 입력신호와 출력신호가 다르면 EXOR회로(142)의 출력신호(t)에 H레벨을 얻는다. 또, D형 플립플롭회로(131) 및 (134)의 Q출력신호(l), (O)가 입력되어 있는 AND 게이트회로(141)는, 카운터가 8카운트되면 H레벨이 되는 출력신호(q)를 얻는다. AND 게이트회로(141)의 출력신호(q)는 AND 게이트회로(137), (139)에 입력된다. AND 게이트회로(137), (139)의 또 한쪽의 입력단자에는 각각 반전된 입력신호(f) 및 입력신호(a)가 입력되어 있으며, 입력신호(a)가 H레벨일때는 AND 게이트회로(139)에 출력신호(μ)를 얻는다.

AND 게이트회로(139)의 출력신호(μ)는 NAND 게이트회로(140)에 입력되고, NAND 게이트회로(140)의 또 한쪽의 입력단자에는 앞에 말한 EXOR회로(142)의 출력신호(t)가 입려되어있으며, 이때, AND 게이트회로(139)의 출력신호(μ)도 EXOR회로(142)의 출력신호(t)도 H레벨이며, NAND 게이트회로(140)에 L레벨의 출력신호(V)를 얻는다.

NAND 게이트회로(140)의 출력신호(V)가 L레벨로되므로서, NAND 게이트회로(140)의 출력이 입력되어 있는 AND 게이트회로(136)의 출력신호(W)가 L레벨로 되고, NAND 게이트회로(123)의 출력신호(j)가 H레벨이 된다. NAND 게이트회로(123)의 출력신호(j)가 H레벨이 되면, NAND 게이트회로(123)의 출력이 입력되어 있는 AND 게이트회로(111)의 출력신호(b)도 L레벨로부터 H레벨로 된다. 이것은 앞에 말한 입력신호(a)의 L레벨로부터 H레벨에의 변화와 마찬가지이며, NAND 게이트회로(117)의 출력신호(e)가 H레벨로부터 L레벨로 되고, NAND 게이트회로(128)의 출력신호(S)는 L레벨로부터 H레벨이 되어, 입력신호와 동일하게 된다. 또, 채터링제거를 위한 카운터 회로도 마찬가자로 작용하며, 5카운트후에 입력신호의 H레벨로부터 L레벨에의 변화에 대해서 받아들일 수 있게 된다.

상기에 설명한 바와같이 채터링 제거기간 이외의 곳에서 입력신호의 변화가 있었을 경우, 출력신호도 변화해버리기 때문에, (T₂)와 같은 펄스로 변화했을 경우는, 입력신호와 출력신호가 일치하지 않게 된다는 것과, 카운터가 채터링 제거기간을 초과해서 카운트 된다고 하는 2중의 검출에 의해, 출력신호가 입력신호와 같이 되도록 절환을 행한다. 이와같이 절환위치를 지연시키는 일 없이 채터링을 제거하고, 또 절환위치를 수평동기신호로부터 타이밍을 선택함으로서 절환위치가 화면에 나타남이 없이, 양호한 다배속재생을 얻을 수 있다. 또한, 회로를 간단하게 하기 위하여, 카운터가 채터링 제거기간을 초과해서 카운트되는 카운터회로의 신호만으로 검출하도록 해도 좋다.

다음에, 채터링 제거회로의 다른 실시예에 대해서, 제 14 도 및 제 15도르 사용해서 설명한다. 제 14 도는 채터링 제거를 위한 로직부이며, 제 15 도는 제 14도의 요부파형도이다.

제 14 도는 AND 게이트회로(111), (112), (113), (137)과 인버어터회로(114)와 NAND 게이트회로(115), (116), (117), (118), (119), (120), (122), (123), (124), (126), (127), (128), (129), (135) 및 (136)과 D형 플립플롭회로(131), (132), (133), (134)로 구성되어 있으며, (30)이 채터링 제거회로의 입력단자, (32)가 출력단자이다.

NAND 게이트회로(115)와 (116)로 R-S 플립플롭회로를 구상하고 있으며, 이하 마찬가지로 (117)과 (118), (119)와 (120), (123)과 (127)과 (128)로 각각 R-S 플립플롭회로를 구성하고 있다.

D형 플립플롭회로(131), (132), (133), (134)로 카운터를 구성하고 있으며, 카운터의 클록신호는, 예를들면 수평동기신호나 제 6 도에 표시한 수평동기신호 주기의 전압제어형 발전기(54)의 출력신호를 사용하며, (125)가 클록신호의 입력단자이다. D형 플립플롭회로(131), (132), (133), (134)의 각 리세트 단자에는, AND 게이트회로(113)의 출력신호가 입력되어 있으며, AND 게이트회로(113)의 출력신호가 H레벨일때는 카운터 동작을 금지하고, L레벨일때는 카운터 동작을 행하도록 구성되어 있다. (168), (169), (170)이 속도정보 입력단자이며, 예를들면 정역방향의 3배속과 9배속과 15배속의 속도절환을 행하는 경우 3배속이 (168)에, 9배속이 (170)에, 15배속이 (169)에 각각 대응해서 그 속도일때에 H레벨이 되는 신호가 각각 입력된다.

다음에 이와같이 구성되어 있는 제 14 도의 채터링 제거회로의 9배속때의 동작에 대해서 제 15 도의 파형도를 사용해서 설명한다. 채터링 제거회로의 입력단자(30)에 채터링을 포함한 입력신호(a)가 입력된다. 이 입력신호는 AND 게이트회로(111)에 입력된다.

AND 게이트회로(111)의 또 한쪽의 입력신호에는, NAND 게이트회로(123)의 출력신호(j)가 입력되어있으며, 지금 L레벨로부터 레벨로 변화할때를 설명하면, AND 게이트회로(111)의 출력에는 채터링을 포함한 그대로의 신호가 출력된다. 이때 NAND 게이트회로(115), (116)로 구성되어 있는 R-S 플립플롭회로의 출력신호(c)는 이미 세트되어 있기 때문에 H레벨 그대로 변화하지 않는다. AND 게이트회로(111)와 NAND 게이트회로(116)의 출력신호(b), (c)가 입력되어 있는 NAND 게이트회로(121)의 출력신호(d)는 (b)를 반전시킨 것이 된다.

NAND 게이트회로(121)의 출력신호(d)가 H레벨로부터 L레벨로 바꾸어지므로서 NAND 게이트회로(117), (118)로 구성되어 있는 R-S 플립플롭회로가 세트되어, NAND 게이트회로(117)의 출력신호(e)는 H레벨로부터 L레벨로 바꾸어진다. 이 출력신호(e)는 AND 게이트회로(113)에 입력되어 있으며, AND 게이트회로(113)의 출력신호(P)도 H레벨로부터 L레벨로 되어 D형 플립플롭회로(131), (132), (133), (134)로 구성되어 있는 카운터회로가 카운터 동작을 개시한다. 클록신호 입력단자(125)에는, 입력클록신호(k)가 입력되어 있으며, 카운터 동작을 개시하므로서 D형 플립플롭회로(131), (132), (133), (134)의 Q출력신호는 각각 (l), (m), (n)에 표시한 바와같이 된다. 여기서, 9배속 재생일때는 d형 플립플롭회로(134)의 Q출력신호는 L레벨 그대로 이므로 생략되어 있다.

NAND 게이트회로(129)에 속도정보 입력단자(140)로부터의 9배속때의 H레벨의 신호와 D형 플립플롭회로(132), (133)로부터의 Q출력신호인(m), (n)을 입력함으로써, 클록신호(K)가 5카운트되면 NAND 게이트회로(129)의 출력신호에 H레벨에서 L레벨로 변화하는 출력신호(O)를 얻는다. NAND 게이트회로(129)의 출력신호(O)는 AND 게이트회로(137)에 입력되며, 이때, 3배속 입력단자(168) 및 15배속 입력단자(169)는 다같이 L레벨이기 때문에 NAND 게이트회로(135) 및 (136)는 H레벨이므로, aNd 게이트회로(137)의 출력에는 NAND 게이트회로(129) 출력신호(O)가 그대로 출력된다.

AND 게이트회로(137)의 출력신호는 NAND 게이트회로(115)에 입력되며,결과로서 NAND 게이트회로(116)의 출력신호(c)는 H레벨로부터 L레벨이 되고, NAND 게이트회로(117)의 출력신호(e)는 L레벨로부터 H레벨이 된다. 또, AND 게이트회로(113)의 출력신호(P)도 L레벨로부터 H레벨로 되어 D형 플립플롭회로(131), (132), (133), (134)는 재차 모두 리세트된다. 한편, NAND 게이트회로(117)의 출력신호(e)는 NAND 게이트회로(128) 및 AND 게이트회로(112)에 입력되어 있으며, NAND 게이트회로(127), (128)로 구성되는 R-S 플립플롭회로는 세트되어, 채터링 제거회로의 출력단자(32)에, 채터링이 제거된 출력신호(q)를 얻는다. AND 게이트회로(112)의 또 한쪽의 입력단자에는 입력신호(a)가 인버어터회로(114)로 반전된 신호(f)가 입력되어 있으나, 그 출력신호(g)에는, 채터링 성분이 제거되어 있기 때문에, NAND 게이트회로(119), (120) 및 (123), (124)로 구성되어 있는 R-S 플립플롭회로는 아무런 변화를 하지 않는다.

이와같이, 9배속도시의 L레벨로부터 H레벨에의 변화에 의해서 출력신호(q)를 즉시 L레벨로부터 H레벨로 바꿈과 동시에 카운터를 동작시켜서, 9배속때는 클록신호의 5카운트 기간만큼 채터링에 상당하는 신호변화를 받지 않도록해서 채터링 신호를 제거하고 있다. 마찬가지로 3배속일때는 11카운트, 15배속일때는 2카운트기간 채터링을 제거한다. 이것은, 1피일드 시간에 주·보조헤드를 절환하는 회수가 다르며, 3배속에서는 2회, 9배속에서는 8회, 15배속에서는 14회가 되며, 속도에 의해서 채터링의 기간도 달라지기 때문이다.

또, 카운터의 카운트수는 일정하고, 속도에 따라서 클록신호의 주파수를 바꾸도록 구성해도 된다.

또한, H레벨로부터 L레벨에의 변화도 입력신호(a)를 인버어터회로(114)로 반전시켜서 L레벨로부터 H레벨에의 변화로 하고 있기 때문에, 앞에 말한 설명과 마찬가지의 동작으로 행할 수 있다.

NAND 게이트회로(120)의 출력신호를 (h), NAND 게이트회로(122)의 출력신호를 (i), NAND 게이트회로(123)의 출력신호를 (j)로 각각 표시한다.

이와같이 본 실시예에 의하면, 신호절환이 지연됨이 없이 완전하게 채터링 할 수 있으며, 또 속도에 따라서 최적하게 채터링을 제거할 수 있는 것으로서, 그 위에 수평동기신호에 타이밍을 선택함으로써, 절환위치가 화면에 나타나는 일이 없고, 양호한 다배속재생을 얻을 수 있는 것이다.

이상의 설명에서 명백한 바와같이, 본 발명은, 서로 방위각도가 다른 2개의 주회전헤드의 근처에 각각 방위각도가 다른 보조회전헤드를 설치하여 다배속재생시 주회전헤드의 재생신호가 저하된 기간을 보조회전헤드로 보충하도록 절환을 행하고, 절환부에 발행하는 스큐우를 검출하여 가변지연선을 사용해서 보정하므로서, 노이즈바아 및 스큐우가 없는 다배속 재생화면을 얻을 수 있도록 구성된 헬리컬주사형의 비데오 테이프레코오더로서, 절환신호가 채터링을 가지므로서, 스큐우 보정이 충분하지 않다고 하는 문제에 대해서, 절환위치를 지연시킴이 없는 채터링을 제거하고, 또 절환위치를 수평동기신호에 타이밍을 선택함으로서 절환위치가 화면에 나타나는 일없이 양호한 다배속재생을 얻을 수 있는 것이다. 또한 적분회로와 비교기를 추가하므로서, 미세한 펄스를 효과적으로 제거할 수 있다.

채터링 제거회로의 입력신호와 다른 경우도, 2중의 검출구조에 의해 안정하게 정확한 출력신호로 정확한 출력신호로 절환할 수있도록 구성하고 있기 때문에 크게 노이즈바아가 발생하는 일이 없다.

또한 절환신호가 속도에 따라 다른 채터링 기간을 가지므로서, 스큐우보정이 충분하지 않다고 하는 문제에 대해서 절환위치를 지연시키는 일없이 또한 속도에 따라서 체터링 제거푹을 바꾸어서 채터링을 제거하므로서 양호한 다배속 재생을 얻을 수 있다.

본 발명은, 그 정신 또는 주요한 특징으로부터 벗어남이 없이 다른 여러가지 형태로 실시 할 수 있다. 따라서, 상기 실시예는 여러가지 점에서, 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다. 본 발명의 범위는 특허청구의 범위에 의해서 표시하는 것으로서, 명세서 본문에서 아무런 구속을 받지 않는다.

또한, 특허청구의 범위의 균등범위에 속하는 변형이나 변경은 모두 본 발명의 범위내의 것이다.

Claims (11)

1. 서로 방위각도가 다른 제 1 및 제 2 의 주회전헤드(M1), (M2)를 회전기판(3)의 180°위치에 설치하고, 또한 방위각도가 상위 제 1 의 주회전헤드와 다르고 상기 제 2 의 주회전헤드와 동일한 제 3 의 보조회전헤드(S1), 및 방위각도가 상기 제 2 의 주회전헤드와 다르고 상기 제 1 의 주회전헤드와 동일한 제 4의 보조회전헤드(S2)를, 각각 상기 제 1 및 제 2 의 주회전헤드의 근처에 회전헤드 기판의 180°위치에 설치하고, 자기테이프(6)를 기록시의 테이프주행속도와는 다른 속도로 주행시킬때, 상기 제 1 및 제 2의 주회전헤드의 재생출력신호와 상기 제 3 및 제 4 의 보조회전헤드의 재생출력신호를 각각 엔빌로우프 검파하는 제 1 및 제 2 의 검파수단(27), (28)과, 상기 제 1 및 제 2 의 검파수단을 출력신호의 레벨을 비교하는 비교수단(29)과, 상기 비교수단의 출력신호에 의해 상기 주회전헤드의 재생출력신호레벨의 저하 구간을, 상기 보조회전 헤드의 재생출력 신호로 치환하는 스위치 수단(34)과, 상기 스위치수단에 의해 얻은 재생출력신호를 가변지연선(61)에 통하게 하여 상기 가변지연선의 지연시간을 변화시키므로서, 상기 치환시에 발생하는 스큐우를 검출해서 제거하는 제어수단(36)을 구비하고, 또한 상기 비교수단의 출력신호를 채터링 제거수단(31)을 개재해서, 재생수평동기신호로 동기를 선택해서 상기 스위치 수단에 입력하도록 구성하는 것을 특징으로 하는 비데오 데이프레코오더.
2. 제 1 항에 있어서, 채터링 제거수단(31)의 입력신호와 출력신호가 채터링 제거기간이외에 불일치하는 것을 검출하여 출력신호를 입력신호와 동일하게 되도록 절환할 수 있도록 구성한 것을 특징으로 하는 비데오 테이프레코오더.
3. 제 1 항에 있어서, 체터링 제거수단(31)의 채터링 제거폭을 재생속도에 따라서 변화하도록 구성한 것을 특징으로 하는 비데오 테이프레코오더.
4. 제 3 항에 있어서, 채터링 제거폭은, 재생속도에 따라서 카운터(131)~(133), (133)~(134)의 카운트치를 바꾸거나, 또는 카운터의 클록주파수를 바꾸므로서 변경하도록 구성한 것을 특징으로 하는 비데오 테이프레코오더.
5. 제 3 항에 있어서, 채터링 제거폭은, 재생속도가 느릴때는 넓고, 재생속도가 빠를때는 좁게 되도록 구성하는 것을 특징으로 하는 비데오 테이프레코오더.
6. 제 5 항에 있어서, 채터링 제거폭은, 재생속도에 따라서 카운터(131)~(133), (131)~(134)의 카운트값을 바꾸거나, 또는 카운터의 클록주파수를 바꾸므로서 변경하도록 구성한 것을 특징으로 하는 비데오 테이프레코오더.
7. 제 1 항에 있어서, 제어수단(36)은, 위상비교기(53)와 전압제어형 발진기(54) 및 저역통과 필터(55)를 포함해서 이루어진 귀환루우프 회로를 구비하고, 상기 위상비교기에는 재생수평동기 신호가 입력되고, 상기 위상비교기의 출력신호가 스큐우량으로서 검출되도록 구성되어 있는 것을 특징으로 하는 비데오 테이프레코오더.
8. 제 1 항에 있어서, 비교수단(29)에 히스테리시스를 가지지 않게 한 것을 특징으로 하는 비데오 테이프레코오더.
9. 제 1 항에 있어서, 채터링 제거수단(31)은 게이트회로(111), (121), (112), (122), (129)와 카운터 회로(131) 내지 (133)와 플립플롭회로(115)~(128)를 포함해서 이루어지고, 비교수단의 출력신호 발전을 받아서, 상기 플립플롭회로를 동작시키는 동시에 상기 카운터회로를 동작시켜서 일정한 기간의 펄스를 만들어 상기 게이트회로에 의해서 채터링을 제거하도록 구성한 것을 특징으로 하는 비데오 테이프레코오더.
10. 제 1 항에 있어서, 채터링 제거수단(31)은, 그 입력쪽에 적분기(150), (151)와 비교기(154)를 가진것을 특징으로 하는 비데오 테이프레코오더.
11. 제 10 항에 있어서, 채터링 제거수단(31)의 입력신호와 출력신호의 불일치의 검출은 카운터회로의 일정시간후에 행하는 구성으로 한것을 특징으로 하는 비데오 테이프레코오더.

Images