JPH02219338A - 交流信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 混入するサージ波を除去して正規な交流信号のみを検出
する交流信号検出回路に関し、或るクロックの１周期以
内に複数回以上連続して矩形波信号があることを検出す
ることで正規の交流信号として判定する交流信号検出回
路を提供することを目的とし、 交流信号を全波整流した時の整流信号の規定レヘル以上
をスライスして出力する整流回路からの出力信号を、基
準となる電圧レベルと比較しその比較結果を或る決めら
れた電圧でクランプされた矩形波信号に変換する信号変
換手段と、クロックの１周期内に信号変換手段から出力
する矩形波信号が連続してあるか否かを見て、複数回以
上連続していることが検出された場合、整流回路に入力
した信号を正規な交流信号として判定する信号検出手段
とを設は構成する。

〔産業上の利用分野〕

本発明は、混入するサージ波を除去して正規な交流信号
のみを検出する交流信号検出回路に関する。

例えば、アナログ交換機からの呼出信号をＰＣＭ端局装
置で受信する場合に、呼出信号を検出するための交流信
号検出回路（リンガ−検出回路とも称する）が使用され
る。

通常、アナログ交換機からの呼出信号にはリレーのスパ
イクノイズやコンデンサの充放電により発生するノイズ
等からなるサージ波が混入されており、このサージ波を
正規な交流信号と誤って検出する可能性があるため、サ
ージ波の誤検出を阻止し以降に接続される装置又は回路
が異常に動作する要因を防止する必要がある。

〔従来の技術〕

第５図はアナログ交換機とＰＣＭ端局装置間の接続例を
説明する図、第６図は交流信号検出回路の従来例を説明
する図、第７図は交流信号検出回路の従来例における信
号波形を説明する図をそれぞれを示す。

第５図はアナログ交換機内出トランク１とＰＣＭ端局装
置２０内電流供給部３とがａ線、ｂ線の２線で接続され
ている状態を示し、アナログ交換機内出トランク１に対
してＰＣＭ端局装置２０内電流供給部３から電流が供給
されている状況を示す。

第５図中の符号ＲＬＩ、ＲＬ２はアナログ交換機内出ト
ランク１に実装されているリレーを示し、符号ｒ１２１
はリレーＲＬ２の接点を示し、符号Ｏ８Ｃは交流信号発
生器を示す。

又、符号Ｒ１は出トランク１と電流供給部３との間を接
続する線路の線路抵抗を示すものであり、電流供給部３
白袴号３１はａ線に電流を供給するための電流供給回路
であり、符号３２はｂ線に電流を供給するための電流供
給回路であり、矢印は電流の流れる方向を示す。

即ち、ａ線では出トランク１から地気が電流供給部３内
の電源ＶＥＥ方向に供給され、ｂ線では電流供給部３か
ら地気が出トランク１内電源ＶＥＥ方向に供給される状
況を示す。

一方、ＰＣＭ端局装置２０には出トランク１内交流信号
発生器ＯＳＣから送られて来る交流信号を検出する交流
信号検出回路４が設けられており、この交流信号検出回
路４は交流信号のみを引き込むためのものであり、しか
も終端インピーダンスを定めるコンデンサＣＬ、抵抗器
Ｒ１があり、その後に交流信号を整流する整流回路４１
と、整流回路４１の出力を＋５■でクランプされた矩形
波信号に変換するホトカプラ回路４２と、ホトカプラ回
路４２からの矩形波信号により一定幅のパルス■を作成
し出力する単安定マルチバイブレーク部４３とを具備し
ている。

第６図は上述の交流信号検出回路４の詳細構成を示す。

即ち、整流回路４１は交流信号を全波整流するためにダ
イオードをブリッジで構成しているブリッジ回路４１１
と、ブリッジ回路４１１の出力を一定レベルにスライス
するツェナダイオードＤ１と過電流保護用抵抗器Ｒ２，
Ｒ３とからなり、ホトカプラ回路４２は整流回路４１の
出力をホｉ・結合して＋５■でクランプされた矩形波信
号に変換するホトトランジスタがらなり、 単安定マルチバイブレーク部４３はホトカプラ回路４２
からの矩形波信号を入力して一定幅のパルス■を出力す
るための論理回路４３１と、論理回路４３１から出力す
るパルス■を一定幅に設定するコンデンサＣ２と抵抗器
Ｒ４からなる時定数回路とからなっている。

尚、マルチバイブレータは発振回路の一種であり、この
うち単安定マルチバイブレークは１つの安定状態と１つ
の準安定状態があり、外部からトリガ信号が与えられる
と回路の時定数によって定まる時間だけ準安定状態を保
つ。

上述のコンデンサＣ２と抵抗器Ｒ４はこの時定数を決定
する素子であり、通常少なくとも１つのトリガ信号が与
えられると時定数によって定まる幅のパルスを出力する
ように時定数が決められている。

次に、出トランク１内ａ線、ｂ線に対応して接続されて
いる２つのリレーＲＬＩ、ＲＬ２は、電流供給部３から
直流電圧が印加されると動作するように、ａ線側のリレ
ーＲＬＩの片側は地気と、ｂ線側のリレーＲＬ２の片側
は直流電源ＶＥＥとに接続されている。

又、出トランクｌがａ線、ｂ線へ伸びて接続されるため
には、出トランク１が起動され図示省略したリレーが動
作した時となる。

次に、出トランク１内リレーＲＬ２のもう一方はリレー
ＲＬ２が不動作の時、その接点ｒ１２’が交流信号発生
器Ｏ３Ｃと接続されている。

そして、出トランク１が起動され図示省略したリレーが
動作すると、ａ線、ｂ線にその回路が伸び、交流信号発
生器Ｏ８Ｃから送出される交流信号（例えば、呼出信号
）がｂ線を経由してＰＣＭ端局装置２０内電流供給回路
３２に向けて送出される。

同時に、この交流信号はコンデンサＣ１と抵抗器Ｒ１，
整流回路４１及びホトカプラ回路４２を介して、矩形波
信号に変換され単安定マルチバイブータ部４３へ引き込
まれる。

尚、第６図の各位置に示す符号■〜■はそれぞれの位置
における信号を示しており、この各信号■〜■の波形の
状況を第７図に示す。

第７図の■は整流回路４１へ入力するサージ波形を示し
、第７図の■は整流回路４１の出力波形であり、第７図
の■はホトカプラ回路４２の出力波形であり、第７図の
■は単安定マルチバイブレータ部４３から出力されるパ
ルス波形を示す。

尚、単安定マルチバイブレーク部４３に入力する波形は
矩形波信号が少なくとも２回以上繰り返す信号であれば
、コンデンサＣ２と抵抗器Ｒ４で定められるパルス幅を
有するパルスが出力し、２回以下の繰り返し信号であれ
ば出力されないようにコンデンサＣ２と抵抗器Ｒ４で定
まる時定数が決められているものとする。

第６図に示す信号■は交流信号を終端インピーダンスを
なすコンデンサＣ１と抵抗器Ｒ１を通過させた後の信号
で、特に信号■に含まれるサージ波形を示す。

通常、サージ波はリレーのスパイクノイズやコンデンサ
の充放電により発生するノイズであり、第７図の■に示
すようにその波形は周期が連続した波形とはならない。

次に、第７図の■はサージ波を整流回路４１で全波整流
してツェナダイオードＤ１のツェナ電圧でスライスした
波形を示す。

又、第７図の■はこの全波整流波形をホトカプラ回路４
２で＋５■でクランプされた矩形波信号に変換した時の
波形であり、 第７図の■は矩形波信号の繰り返し数がコンデンサＣ２
と抵抗器Ｒ４で決められる時定数以上である２〜３回連
続して繰り返して単安定マルチバイブレーク部４３に入
力し、この時定数で定められるパルス幅のパルス■を出
力している状況を示す。

交流信号発生器ＯＳＣからの交流信号がコンデンサＣ１
と抵抗器Ｒ１を介して入力すると、整流回路４１ではブ
リッジ回路４１１により全波整流する。

そして、その全波整流信号をツェナダイオードＤ１のツ
ェナ電圧によりスライスし、これをホトカプラ部４２に
て＋５■でクランプされた矩形波信号に変換して、単安
定マルチバイブレータ部４３へ送出する。

単安定マルチバイブレーク部４３は、この＋５■でクラ
ンプされた矩形波信号に変換した信号をトリガ信号とし
て、コンデンサＣ２と抵抗器Ｒ４で決まる幅のパルス■
を出力する。

但し、単安定マルチバイブレーク部４３に入力する信号
が２回以下の繰り返しを有する矩形波信号、例えば、単
発のインパルス等の場合はパルス■を出力することはな
い。

次に、第７図の■で示すように交流信号以外のリレーの
スパイクノイズやコンデンサの充放電により発生するノ
イズ等のサージ波が入力すると、上述と同様な手順で処
理する。

このサージ波は通常単安定マルチバイブレーク部４３の
コンデンサＣ２と抵抗器Ｒ４で決まる時定数以上の繰り
返し数（２回以上）を有する。

即ち、ホトカプラ出力■としては、２〜３回繰り返す矩
形波信号となるため、第７図の■で示すようにその単安
定マルチバイブレーク部４３の出力側からは一定幅のパ
ルスが単発で送出され、これによりサージ波を正規の交
流信号と誤判定することになる。

〔発明が解決しようとする課題〕

上述のように、第６図に示す従来例の交流信号検出回路
４の場合、サージ波が入力した場合でも正規の交流信号
の１つとして単安定マルチバイブレーク部４３で検出さ
れるため、図示省略したＰＣＭ端局装置２０内回路が誤
った動作や異常動作を行う可能性がある。

本発明は、或るクロックの１周期以内に複数回以上連続
して矩形波信号があることを検出することで正規の交流
信号として判定する交流信号検出回路を提供することを
目的とする。

〔課題を解決するための手段〕

第１図は本発明の交流信号検出回路の原理を説明する図
を示す。

第１図に示す本発明の交流信号検出回路４０の原理図は
、第６図で説明したのと同様な構成を有する整流回路４
１に、信号変換手段４２ａと信号検出手段４３ａを設け
て構成し、 信号変換手段４２ａは、交流信号を全波整流した時の整
流信号の規定レベル以上をスライスして出力する整流回
路４１からの出力信号を、基準となる電圧レベルと比較
しその比較結果を或る決められた電圧でクランプされた
矩形波信号に変換するものであり、 信号検出手段４３ａは、クロックの１周期内に信号変換
手段４２ａから出力する矩形波信号の繰り返しが連続し
てあるか否かを見て、複数回以上連続していることが検
出された場合、整流回路４１に入力した信号を正規な交
流信号として判定するものであり、 かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用〕

ｂ線に入力した交流信号を信号変換手段４２ａで例えば
＋５Ｖでクランプされた矩形波信号に変換したものを信
号検出手段４３ａで例えば、１周期を１ビツトとするタ
イムクロックで計数し、この信号がタイムクロツタ３ビ
ツト以下であれば交流信号として検出されず、タイムク
ロツク３ビツト以上であれば正規の交流信号として検出
するように構成することにより、タイムクロツタ３ビツ
ト以下のサージ波等が人力した場合は、これを交流信号
として誤検出することが無くなるため、以降に接続され
る装置又は回路が異常に動作することを防止することが
可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第４図に示す実施例により
具体的に説明する。

第２図は本発明の交流信号検出回路の実施例を説明する
図、第３図は本発明の交流信号検出回路の実施例におけ
るタイムチャートを説明する図、第４図は本発明におけ
るアナログ交換機とＰＣＭ端局装置間の接続例を説明す
る図をそれぞれを示す。尚、全図を通じて同一符号は同
一対象物を示す。

第２図に示す本発明の交流信号検出回路４０ａの実施例
は、第６図で説明したのと同様な動作を行う整流回路４
１と、第１図で説明した信号変換手段４２ａとして信号
変換部４２ｂ、信号検出手段４３ａとして信号検出部４
３ｂで構成した例であり、 信号変換部４２ｂは比較回路４２１と抵抗器Ｒ５〜Ｒ７
，ダイオードＤ２からなり、 信号検出部４３ｂはシフトレジスタ回路をなす５つのフ
リップフロップ回路（以下Ｆ、Ｆ回路と称する）４３１
〜４３５と、インバータ回路４３６と、論理積回路（以
下ＡＮＤ回路と称する）４３７からなっている。

第３図は第２図に示す本発明の交流信号検出回路４０ａ
の各ポイントにおける信号の状態を示し、信号■は整流
回路４１へ入力する交流信号を、信号＠は信号変換部４
２ｂの出力信号を、信号■はタイマクロックを、信号［
相］〜■はＦ、Ｆ回路４３２〜４３４及びＡＮＤ回路４
３７の出力信号を、信号■は交流信号判定信号をそれぞ
れ示す。

又、第４図は第２図に示す本発明の交流信号検出回路４
０ａを含むＰＣＭ端局装置２０とアナログ交換機内比１
へランク１との接続状況を示し、出トランク１と電流供
給部３は第５図で説明したのと同一の構成である。

尚、本実施例の交流信号検出回路４０ａもＰＣＭ端局装
置２０のｂ線とコンデンサＣ１，抵抗器Ｒ１を介して接
続されている。

本実施例のタイマクロック信号■は交流信号検出回路４
０ａが実装されているＰＣＭ端局装置２０内に設置され
ている図示省略したクロック発生器から引き込んだもの
で、その１周期を１ビツトとして信号検出部４３ｂ内Ｆ
、Ｆ回路４３１〜４３５でリセット信号やクロック信号
として用いている。

第２図に示すようにｂ線からコンデンサＣＩと抵抗器Ｒ
１を経由して入力した交流信号■は、第３図に示すよう
に図中右側に示す交流信号と、図中左側端に示すサージ
波が含まれている。

この交流信号■を整流回路４１で全波整流して、比較回
路４２１で＋１２Ｖを抵抗器Ｒ４とＲ５でプリーダした
時の電圧を基準電圧にして比較した時の出力を比較回路
４２１で＋５ｖでスライスした出力は第３図に示す符号
＠の波形となる。尚、ダイオードＤ２は出力信号＠を整
形し安定させるためのものでる。

第３図の交流信号■の左側に示すサージ波は、信号の変
化が２〜３周期以内で終わる交流信号であり、正規の交
流信号（本実施例の場合呼出し信号）は信号の変化が３
周期以上の連続周期を有する信号となる。

即ち、信号＠の波形としてサージ波は２つの矩形波が出
力されるのみの信号であり、正規の交流信号である呼出
し信号の場合は、数十の矩形波が連続して出力するよう
になる。

この比較回路４２１の出力信号＠は信号検出部４３ｂへ
送出され、図示省略したＰＣＭ端局装置２０内クロック
発生器から引き込んだクイマクロツク信号＠でタイミン
グを取り、シフト処理する動作をＦ、Ｆ回路４３１〜４
３５の数だけ繰り返すことになる。

そして、その処理により、タイマクロック信号■が３周
期以下（即ち、３発ビット以下）の信号＠は無視され、
タイマクロック信号■が３周期以上連続する信号＠の場
合、最終段のＦ、　　Ｆ回路４３５の出力から“Ｈ”信
号（信号の出力状態を′１１“とじ、非出力状態を“Ｌ
”とする）が、呼出し信号検出信号■（交流信号検出信
号、図中では０ＵＴＰＵＴと記している）として出力さ
れることになる。

上述のように処理することにより、タイマクロック信号
■が３周期以下のサージ波形は交流信号として誤検出さ
れることを確実に防止することが可能となる。

〔発明の効果〕

以上のような本発明によれば、正規の交流信号とサージ
波が的確に見分けられるので、より正確に交流信号を検
出することが出来る交流信号検出回路を提供することが
出来る。

【図面の簡単な説明】

第１図は本発明の交流信号検出回路の原理を説明する図
、 第２図は本発明の交流信号検出回路の実施例を説明する
図、 第３図は本発明の交流信号検出回路の実施例におけるタ
イムチャー１・を説明する図、 第４図は本発明におけるアナログ交換機とＰＣＭ端局装
置間の接続例を説明する図、 第５図はアナログ交換機とＰＣＭ端局装置間の接続例を
説明する図、 第６図は交流信号検出回路の従来例を説明する図、第７
図は交流信号検出回路の従来例における信号波形を説明
する図、 図において、 ■は出トランク、　　　　　２はＰＣＭ端局装置、３は
電流供給部、 ４．４０ａは交流信号検出回路、 ３１．３２は電流供給回路、 ４１は整流回路、　　　　　４２はホトカプラ回路、４
２ａは信号変換手段、　４２ｂは信号変換部、４３は単
安定マルチバイブレーク部、 ４３ａは信号検出手段、　４３ｂは信号検出部、４１１
はブリッジ回路、　　４２１は比較回路、４３１〜４３
５はＦ、　Ｆ回路、 ４３６はインバータ回路、４３７はＡＮＤ回路、４３８
は演算回路、 をそれぞれを示す。 ■

Claims (1)

1. 【特許請求の範囲】 交流信号を全波整流した時の整流信号の規定レベル以上
   をスライスして出力する整流回路（１）からの出力信号
   を、基準となる電圧レベルと比較しその比較結果を或る
   決められた電圧でクランプされた矩形波信号に変換する
   信号変換手段（２０）と、 クロックの１周期内に前記信号変換手段（２０）から出
   力する前記矩形波信号が連続してあるか否かを見て、複
   数回以上連続していることが検出された場合、前記整流
   回路（１）に入力した信号を正規な交流信号として判定
   する信号検出手段（３０）とを設けたことを特徴とする
   交流信号検出回路。