JPH02216037A - パターン検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要］ パターン検査方法に関し、 パターンを高速で検査することを目的とし、パターンを
形成した検査状１′−［表面のうち、電子ビームが照射
される領域内において前記パターンが占める面積の設計
値を設計データに基づいて演算する工程と、前記検査試
料表面に形成されたパターンの縁部に前記電子ヒーＪ、
を照射し、次いでこれにより前記検査試料表面から反射
した反１１′正子ビームの量に基づいて、前記電子ビー
ムが照射される領域内において前記パターンが占める而
＋ｆｔを測定して面積の実測値を求める工程と、前記電
子ビームが照射される領域において前記パターンが占め
る面積について、上記実測値と上記設言１値とを比較し
て欠陥を判別する工程とを含ｂ　ｌ’Ｍ成する。

〔産業上の利用分野〕

本発明は、パターン検査方法に関し、より詳しくば、半
導体装置やマスク等において形成されるパターン欠陥を
検査する方法に関する。

［従来の技術］ 半導体装置の各層のパターンや、マスクのクロムパター
ン等の欠陥を検出する場合には、実際に形成されたパタ
ーンと設計パターンとを比較し、これらの相違に基づい
゛ζ欠陥を発見することが一般に行われている。

その欠陥の検出を具体的に行う手段としては、パターン
の存在する部分と存在しない部分では電子ビームの反射
量が異なるという性質を利用して、パターンを形成した
基板の表面の全領域に一様に電子ビームを走査し、その
反射量の多寡に基づいてパターンの有無を求め、設計上
のデータからのパターンの有無を比較することが行われ
ており、これらに差ｌｉ（，７がある場合にはパターン
に欠陥があると判断するようにしている。

例えば第７図に示すように、回路形成用マスク基板等の
ような被検査基板５０の表面全領域に一様に電子ビーム
を走査して）１（１反５０表面にスボノ１−　ｓを形成
し、これをステップ状にズラして走査するとともに、そ
の反射Ｍに基ついて各スボノｌ〜Ｓ内におけるパターン
ｐの実際の占有面積を求め、この実測占有面積と設計デ
ータに基づいて算出したパターン占有面積とを肚較し、
実測値が大きい場合にはパターンに太りが生していると
判ＩＩＪ？　シ、また、小さい場合にはパターンに欠落
部分が発住していると判断することになる。

〔発明が解決しようとする課題］ ところで、被検出基板５０に投射される電子ビームスポ
ットＳの面積が小さいほど分解能が向−１−し、微細な
パターンの検査が精度良く行えることになるが、スボノ
ｌ−Ｓの面積を小さくするにつれてその電子量が減少す
るためにＳ／Ｎ比が悪くなり、測定精度が低下するとい
った問題がある。しかも、電子ビームスボッｌ−ｓの面
積を小さくする場合には、被検出基板５０に照射するス
ポット９のショット回数が増えるため、これに伴って検
出時間が増力１ｊするといった問題もある。

もとより、第８図に示すように、パターンｐの特徴部分
１）１〜Ｐ４をサンプリングしてパターン欠陥を検出す
る方法もあり、この方法によればパターン検査を高速で
行えるが、特徴部分以外に生しる短絡ａや断線す等のパ
ターンの欠陥を検出できないといった問題を有している
。

本発明は、このような問題に鑑ノでなされたものであっ
て、パターンを高速で検査するとともに、パターンの短
絡や断線等を正確に検査できるパターン検査方法を提供
することを目的とする。

〔課題を解決するための手段］ 」１記した課題は、パターンを形成した検査試料表面の
うち、電子ビームが照射される領域内において前記パタ
ーンが占める面積の設計値を設計ブタに基づいて演算す
る工程と、前記検査試料表面に形成されたパターンの縁
部に前記電子ビームを照射し、次いでこれにより前記検
査試料表面から反則した反射電子ビームの量に基づいて
、前記電子ビームが照射される領域内かＪおいて１）１
１記パターンが占める面積を測定して面積の実測値を求
める工程と、前記電子ビーＪ、が照射される領域にオン
いて前記パターンが占める面積について、−に記実測値
と上記設計値とを比較して欠陥を判別する二Ｆ程とを有
することを特徴とするパターン検査方法により解決する
。

〔作　用〕

本発明において、電子ビームを照射しようとする領域内
でパターンが占める面積の大きさを設計データに基づい
て演算する。

次に、設計データに基づいて作成した検査試料表面のパ
ターンの縁部に沿って電子ビームを照射し、その反射電
子ビームのを検知した後に、電子ビームの照射領域内に
占めるパターンの面積の実際の大きさをその反射量に基
づいて求める。

その後、電子ビームの照射領域においてバタンか占める
面積の実測値と設計値とを比較し、実測値と設計値がほ
ぼ等しい場合には検査試料のパターンか讃５１通りに形
ハしされたと判断し、異なる場合にはパターンに欠陥が
生じていると判断する。

このように、本発明はパターン領域を含むパターン周辺
部に沿って電子ヒームを走査させるようにしたので、被
検査試料の全面に電子ビームを走査させる必要がなくな
って検査時間を短縮でき、また、パターンの特徴部分だ
りをザンプリングするものてばないので、その検査精度
が低減するごともない。

〔実施例］ （ａ）本発明の詳細な説明 第１図は、本発明を実施する装置の一例を示す構成図、
第２図は、パターンを形成した基板の一例を示すＴ面図
である。

図中符号１は、基板２表面に照射される電子ビー１、の
ノ、ボッｈ　Ｓの面積及び形状のデータを設定するスボ
ントデータ設定回路で、設計データ記憶回路３に記１さ
されているパターン幅、パターン間隔等のデータに鵡づ
いて設定するように＋７７成されている。

４は、第２図に示すようなパターンｐの縁、部ｅのアド
レスを設定するためのパターン３（部アドレス設定回路
で、設計データ記憶回路３に記１．０されたデータに基
づいてパターンＰの縁部Ｃのアトし・スを抽出するよう
に構成されており、この回路４により求めたパターン縁
部ｅのアドレスデータ（Ｘｙ）は後述する照射位置設定
ｌ路５に出力する３１−うに構成されている。

上記した照射位置設定回路５は、電子ビーＪ、を照射す
る基板２のアドレス（に１Ｙ）情報を電子ヒーム装置６
に出力するもので、スポットデータ設定回路１及びパタ
ーン縁部アドレス設定回路４によって演算されたスボッ
ｌ−ｓの面積・形状データＣ及ヒバターン縁部ｅのアド
レスデータ（ｘ、ｙ）　ニヨリ、例えば基板２表面に形
成される電子ビームのスボン１〜Ｓが重ならないように
電子ビームの照射位置を決定するように構成されている
。

７は、アルレス（Ｘ、Ｙ）に照射された基板２上の電子
ビームスボッｌ□　ｓ内でパターンＰが占める面積の設
計値り。を演算するパターン占有面積設計値演算回路で
、ごの回路７は、照射位置設定回路５により設定された
７１Ｎノスデーク（χ、Ｙ）と、スボントデータ設定回
路１により設定されたスポットｓのデータＣとを入力し
、これらのデータＣ１（Ｘ、Ｙ）　と設計データに基づ
いて各スポットＳの照射領域を求めた後に、それぞれの
スポットＳ領域内 データ記憶回路２のデータから算出するように構成され
ている。

８は、基板２上に実際に照射された電子ビームスボｙ　
ｔ−Ｓ　９１域内におけるパターンｐの面積占有率αと
、そのスボッ１〜Ｓ領域における電子ビームの反射率λ
との関係の特性を記憶するパターン占有面積率・反射率
特性記憶回路で、パターン占有面積率と電子ビームの反
射率とを予め測定しておいて、それらの関係を示す特性
を、例えば第３図に示すような特性として関係づけ、こ
の特性を記憶するように構成されている。

９は、スポットＳ領域内で占めるパターン面積の実測値
り、を算出するパターン面積実測値演算回路で、この回
路９は、パターン占有面積率・反射率特性記憶回路８、
ス７ノζツトデータ設定回路１及び反射電子検出器１０
から出力されたそれぞれの信号を受信するように構成さ
れており、基４．ｉ２に入射した電子ビームの入射量に
対するその反射量の割合（即ち、反射率の実測値λ１）
を反則電子検出器１０が受けた受光量に基づいて求める
とともに、反射率・パターン面積占有率特性のブタに反
射率の実測値λ１をあてＱ：１：めてバクーン面積占有
率α１を求めた後に（第３図）、この面積占有率α１と
データＣに基づくスボｙ　ｌ−Ｓの面積Ｓを乗算するこ
とにより実際のパターン占有面積Ｄ１　（ＤＩ−α１×
Ｓ）を算出するように構成されている。

】１は、パターン占有面積の設Ｍ’ｌ’　（Ｉｉ′ｃＤ
　ｏ　と測定値Ｄ１とを比較してパターン欠陥を検知ず
ろパクン欠陥判別回路で、この判別回路１１は、測定値
Ｄ１が最旧（ｉｉ’ｊ　ＩＩＩ。と一致するか否かを判
断し、その判別データをスポットＳのアドレス（Ｘ、Ｙ
）　と組合せて検査データ記憶回路１２に出力するよう
に構成されている。この場合、測定値り、の誤差を考慮
して設計値り。の値に許容範囲を設けることも可能であ
る。

次に、第４回に示すようなパターンを検出する場合を例
にあげ、本発明の一実施例について説明する。

まず、パターンｐを＋？４成するｌりと、基板２のうち
のパターンｐが形成されていない部分における電子ビー
ムの反射率λを測定し、例えば第３図に示すようなパタ
ーン占有面積率αと電子ビーム反則率λとの関係を求め
、パターン面積占有率・反射率特性記憶回路８に記憶す
る。

次に、スポットデータ設定回路１において、電子ビーム
装置１から基板２に照射するスポットｓの面積、形状を
設定する。例えば、基板２の表面に照射されるスポット
ｓを矩形状に形成するおともに、その−辺の大きさを、
被検出体２に形成されるパターンｐの幅の最小値Ｗ１　
と、パターン占有面積の間隔の最小値Ｗ２との和に等し
いか、またそれよりも小さくして、電子ビームがパター
ンｐの境界線」二を移動する際に、電子ビームのスポラ
Ｉ−ｓが２つのパターンｐを股がないようにずろ。

さらに、パターン縁部データ抽出回路４によって設計デ
ータ記憶回路３からパターン縁部Ｃのアドレス（Ｘ、ｙ
）を抽出し、そのデータに沿って電子ビームを照射する
ことになるが、例えば電子ビームのスポットｓが基板２
」−で重ならないようにするために、スポットＳの面積
と形状に関するデータＣとパターン縁部ｅのアドレスデ
ータ（ｘ、ｙ）に基づいて適正な電子ビームの照射位置
を照射位置設定回路５によって演算し、その演算データ
（Ｘｊ’）を電子ビーム装置６に送る。

その後、電子ビーム照射データ（Ｘ、Ｙ）に基づき、電
子ビーム装置６が基板２のパターン左（部ｅに回りで電
子ビームをステップ状に照射すると、反射電子検出器１
０ば基板２から反射された電子ビムを受ける。

そして、各スポラ）ｓ毎に反射電子検出器１０が受けた
電子ビームの反射量をパターン占有面積実測値演算回路
９に入力し、スポットＳのうちのパターンが占める面積
り、をパターン面積占有率反射率特性記憶回路８の特性
データにより求める。

次に、パターン占有面積の実測データＤ１と設計値り。

とをパターン欠陥判別回路１１によって比較する。この
場合、第４図（Ｃ）中に実線で示した実測データＤ１が
破線の設計データＤ。と一致するか否を判断し、一致す
る場合にはパターンに欠陥がないことになり（第４図（
ｃ）ｉｖ）、また、実測データＤ、のほうが大きい場合
にはパターンに太りやズレが生しることになり（同図（
ｃ）ｉｉ）、さらに、実測データＤ１のほうが小さい場
合にはパターンに細りやズレが生していることになる（
同図（ｃ）ｉ、　１ｉｉ）。

（ｂ）本発明のその他の実施例の説明 上記した実施例では、スポラ）ｓを最小のバク−ン幅、
パターン間隔との和としたが、第５図（ａ）に示すよう
乙こ０つのパターンｐを股ぐような大きさにしてこれら
のパターンＰの短絡を発見ずろこともできる。

また、第５図（ｂ）に見られるように、１つのパターン
ｐだ＆Ｊを照射する場合に、境界を含むとともにそのパ
ターンｐの幅全体にわたって電子ビムのスポットＳを走
査させることもできる。

この場合には、第１図に示すパターン縁部ブタ抽出回路
５をパターン中央データ抽出回路に変更する必要がある
。

さらに、上記した実施例では、電子ビームのスポラｌ−
ｓの大きさを一定に設定する場合について説明したが、
第６図（ａ）に見られるように、スポットＳの大きさを
変えることもてきる。また、上記した実施例では、パタ
ーン欠陥判別回路１１により設計面積り。と実測面（１
“？　Ｄ　＋　とを比較するようにしたが、第６図（ｂ
）に示すように、電子ビムの反射量を基準にすることも
できる。

この場合に、パターンの反則量とガラス基板の反射量を
設計データから予め算出しておき、これらの反射計の和
を設計値Ｎ。とじ、反射量Ｎ１が設計値Ｎ。の許容範囲
に入るか否かを判断し、入らない場合（第６図（ｂ）の
Ａ）には欠陥があるとするごとになる。

以上は、１個のズボン１−３に対して実測値と設計値と
を比較するものであったが、襟数個のズボン１−による
実測値の和と、それに対応する設計値とを比較してもよ
い。

なお、上記実施例と第８図に示すサンプリングによる検
査方法とを併用することもできる。

また、半導体装置の基板に形成するパターンを検査ずろ
場合には、バターニングする′ｆ５３数の基板のロット
中にダミーウェハを入れておき、このダミーウェハに形
成されたパターンを検査することになる。

〔発明の効果〕

以」二述べたように本発明によれば、パターンの縁部に
沿って電子ビームを走査させ、電子ビームの反射量に基
づいてパターンの形成状態を測定し、これを設計値と比
較するようにしたので、検査試料の全面に電子ヒームを
走査させろ必要がなくなって検査時間を短縮でき、また
、パターンの’＋、’１ｉ％部分だけをサンプリングす
るもので（，１ないので、その検査精度を高く維持する
ことができる。

【図面の簡単な説明】

第１図は、本発明を実施する装置の一例を示す構成図〜 第２図番よ、パターンを形成した基板の一例を示す平面
図、 第３図は、電子ビーム反射率とパターン面積占有率との
関係を示す特性図、 第４図は、本発明の一実施例により検査されるパターン
の一例を示す平面図と、その検査結果を示す測定図、 第５図は、本発明により照射される電子ヒームスポノ１
−を例示する平面図、 第６図は、本発明の他の実施例により検査するパターン
の平面図と、その検査結果を示す測定図、第７図は、従
来方法の第１の例により電子ビムを照射する被検査基板
の平面図、 第８図は、従来方法の第２の例により電子ビームを照射
する被検査基板の下面図である。 １２・・・検査デｒり記憶回路。

Claims (1)

1. 【特許請求の範囲】 パターンを形成した検査試料表面のうち、電子ビームが
   照射される領域内において前記パターンが占める面積の
   設計値を設計データに基づいて演算する工程と、 前記検査試料表面に形成されたパターンの縁部に前記電
   子ビームを照射し、次いでこれにより前記検査試料表面
   から反射した反射電子ビームの量に基づいて、前記電子
   ビームが照射される領域内において前記パターンが占め
   る面積を測定して面積の実測値を求める工程と、 前記電子ビームが照射される領域において前記パターン
   が占める面積について、上記実測値と上記設計値とを比
   較して欠陥を判別する工程とを有することを特徴とする
   パターン検査方法。