JPH02213151A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JPH02213151A JPH02213151A JP3400589A JP3400589A JPH02213151A JP H02213151 A JPH02213151 A JP H02213151A JP 3400589 A JP3400589 A JP 3400589A JP 3400589 A JP3400589 A JP 3400589A JP H02213151 A JPH02213151 A JP H02213151A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- semiconductor devices
- semiconductor
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 6
- 238000007689 inspection Methods 0.000 title abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000000523 sample Substances 0.000 abstract description 14
- 238000005259 measurement Methods 0.000 abstract description 10
- 238000000926 separation method Methods 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000600169 Maro Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は効率的な半導体装置の検査方法に関するもので
ある。
ある。
従来の技術
従来、半導体装置を製造する過程において、半導体ウェ
ハ上に多数の半導体装置を形成した後、半導体ウェハの
裏面研磨、金蒸着等を行ない、ウェハ状態での測定検査
（以後プローブ検査と呼ぶ）で良品の選別を行ない、以
降、同良品のみを組み立ててそれらをふたたび検査測定
した後出荷する。
ハ上に多数の半導体装置を形成した後、半導体ウェハの
裏面研磨、金蒸着等を行ない、ウェハ状態での測定検査
（以後プローブ検査と呼ぶ）で良品の選別を行ない、以
降、同良品のみを組み立ててそれらをふたたび検査測定
した後出荷する。
近年、半導体装置の複雑化に伴いその検査用半導体テス
ターも高級化し、値段も高くなってその検査コストの製
品コストに対し占める割合も高くなってきている。そこ
で検査コストを低減するため、一般的に行なわれている
方法に複数個同時測定がある。同時測定とは、半導体テ
スターに備えられている複数の電源やパターン発生器、
パターン比較器等を駆使して、第２図に示すように、複
数個の半導体装置１．２を測定用プローブカード３を用
いて同時に測定することをいう。
ターも高級化し、値段も高くなってその検査コストの製
品コストに対し占める割合も高くなってきている。そこ
で検査コストを低減するため、一般的に行なわれている
方法に複数個同時測定がある。同時測定とは、半導体テ
スターに備えられている複数の電源やパターン発生器、
パターン比較器等を駆使して、第２図に示すように、複
数個の半導体装置１．２を測定用プローブカード３を用
いて同時に測定することをいう。
発明が解決しようとする課題
前述の同時測定を組み立て後の検査に適用した場合各半
導体装置はそれぞれ電気的に独立しているので問題はな
いが、プローブ検査時には間組が生じる。すなわち第２
図に示すようにプローブ検査時には各半導体装ａ１，２
間は半導体ウェハの基板で電気的につながっているため
、半導体装置１から発生した基板ノイズ４により半導体
装置２において誤測定を起こし良品を不良品と判断して
しまうことが発生する。
導体装置はそれぞれ電気的に独立しているので問題はな
いが、プローブ検査時には間組が生じる。すなわち第２
図に示すようにプローブ検査時には各半導体装ａ１，２
間は半導体ウェハの基板で電気的につながっているため
、半導体装置１から発生した基板ノイズ４により半導体
装置２において誤測定を起こし良品を不良品と判断して
しまうことが発生する。
課題を解決するための手段
上記の問題点を解決するためには、半導体ウェハ上の半
導体装置間を電気的に絶縁した後同時測定を行なえばよ
い。半導体装置間を電気的に絶縁する方法としては、半
導体装置製造工程において半導体装置間に絶縁物をつく
りこむ方法が好適である。
導体装置間を電気的に絶縁した後同時測定を行なえばよ
い。半導体装置間を電気的に絶縁する方法としては、半
導体装置製造工程において半導体装置間に絶縁物をつく
りこむ方法が好適である。
作用
半導体ウェハ上の各半導体装置は、各半導体装置間に存
在する絶縁物により電気的に完全に分離されるのでプロ
ーブ検査時に同時測定を行なっても相互干渉による誤測
定は生じない。
在する絶縁物により電気的に完全に分離されるのでプロ
ーブ検査時に同時測定を行なっても相互干渉による誤測
定は生じない。
実施例
第１図に実施例を工程順各断面図で示す。まず、同図（
ａ）に示すようにアルミパッド５を形成した後保護膜６
を全表面に形成したウェハ状態の半導体装置１の表面に
ホトレジストパターン７を形成して各半導体装置間の分
離領域を開口する。次に各半導体装置の分ｉ！！領域を
約４００μｍの深さにエツチングし分離溝８を形成する
。
ａ）に示すようにアルミパッド５を形成した後保護膜６
を全表面に形成したウェハ状態の半導体装置１の表面に
ホトレジストパターン７を形成して各半導体装置間の分
離領域を開口する。次に各半導体装置の分ｉ！！領域を
約４００μｍの深さにエツチングし分離溝８を形成する
。
次に同図（ｂ）に示すようにウェハ状態の半導体装置］
の表面に５ＯＧ（スピンオングラス：液体状のシリコン
酸化物）を塗布した後約４００℃で熱硬化させてＳＯＧ
膜９を形成する。この時分離溝８はＳＯＧ膜９で満たさ
れる。
の表面に５ＯＧ（スピンオングラス：液体状のシリコン
酸化物）を塗布した後約４００℃で熱硬化させてＳＯＧ
膜９を形成する。この時分離溝８はＳＯＧ膜９で満たさ
れる。
さらに、同図（Ｃ）に示すようにホトレジストパターン
１０を形成した後、バット邪悪１１を開口するために、
ＳＯＧ膜９及び保護膜６をエツチングする。
１０を形成した後、バット邪悪１１を開口するために、
ＳＯＧ膜９及び保護膜６をエツチングする。
最後に、同図（ｄ）に示すようにウェハ状態の半導体装
置の裏面を分離溝８の下部のシリコン基板がなくなるま
で研摩した後、プローブ１２をアルミパッド５に当てて
全自動の同時プローブ検査を行う。
置の裏面を分離溝８の下部のシリコン基板がなくなるま
で研摩した後、プローブ１２をアルミパッド５に当てて
全自動の同時プローブ検査を行う。
実際にはこのままでは強度的に弱いので１両面テープで
ウェハ状態の半導体装置１，２の裏面を補強板にはりつ
けてプローブ検査を行う。
ウェハ状態の半導体装置１，２の裏面を補強板にはりつ
けてプローブ検査を行う。
発明の効果
以上の説明でも明らかなように本発明によれば、基板ノ
イズの大きい半導体装置において、ウェノ１状態でプロ
ーブ検査の同時測定が安定かつ効率よく行なえ、その産
業的価値は大きい。
イズの大きい半導体装置において、ウェノ１状態でプロ
ーブ検査の同時測定が安定かつ効率よく行なえ、その産
業的価値は大きい。
第１図（ａ）〜（ｄ）は本発明の詳細な説明するための
工程順各断面図、第２図は従来例の概要図である。 １．２・・・・・・ウェハ状態の半導体装置、５・・・
・・・アルミパッド、６・・・・・・保護膜、７・・・
・・・ホトレジストパターン、８・・・・・・分離溝、
９・・・・・・ＳＯＧ膜、１０・・・・・・ホトレジス
トパターン、１１・・・・・・パッド部窓、１２・・・
・・・プローブ。 代理人の氏名 弁理士 粟野重孝 ほか１名Ｉ −〜− −一− −一 ’７．１０−−− １１ ・・・ ウェハ往りの５ＰＩＬ俸に置 アルミパッド ＩＩ謹朦 不トレジストバ９−ン ｉｆツド部“１ ５− フルミ＋ｆツド ６−−−１撃■庸 ９−・−６ＯＧ麿 １２− プロ−ブ
工程順各断面図、第２図は従来例の概要図である。 １．２・・・・・・ウェハ状態の半導体装置、５・・・
・・・アルミパッド、６・・・・・・保護膜、７・・・
・・・ホトレジストパターン、８・・・・・・分離溝、
９・・・・・・ＳＯＧ膜、１０・・・・・・ホトレジス
トパターン、１１・・・・・・パッド部窓、１２・・・
・・・プローブ。 代理人の氏名 弁理士 粟野重孝 ほか１名Ｉ −〜− −一− −一 ’７．１０−−− １１ ・・・ ウェハ往りの５ＰＩＬ俸に置 アルミパッド ＩＩ謹朦 不トレジストバ９−ン ｉｆツド部“１ ５− フルミ＋ｆツド ６−−−１撃■庸 ９−・−６ＯＧ麿 １２− プロ−ブ
Claims (1)
- ウェハ上の半導体装置間に絶縁物を埋め込んだ後、前記
半導体装置をウェハ状態で複数個同時測定を行なうこと
を特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3400589A JPH02213151A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3400589A JPH02213151A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213151A true JPH02213151A (ja) | 1990-08-24 |
Family
ID=12402322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3400589A Pending JPH02213151A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213151A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50784A (ja) * | 1973-05-04 | 1975-01-07 | ||
| JPS59208739A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 集積回路およびその測定方法 |
| JPS63114130A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | 素子間分離法 |
-
1989
- 1989-02-14 JP JP3400589A patent/JPH02213151A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50784A (ja) * | 1973-05-04 | 1975-01-07 | ||
| JPS59208739A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 集積回路およびその測定方法 |
| JPS63114130A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | 素子間分離法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012025532A1 (en) | Method for measuring adhesion energy and associated substrates | |
| US6894522B2 (en) | Specific site backside underlaying and micromasking method for electrical characterization of semiconductor devices | |
| US6872581B2 (en) | Measuring back-side voltage of an integrated circuit | |
| US6844747B2 (en) | Wafer level system for producing burn-in/screen, and reliability evaluations to be performed on all chips simultaneously without any wafer contacting | |
| JPH02213151A (ja) | 半導体装置の検査方法 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
| US6040199A (en) | Semiconductor test structure for estimating defects at isolation edge and test method using the same | |
| JPH02213149A (ja) | 半導体装置の製造方法 | |
| JP2657315B2 (ja) | プローブカード | |
| JPS60119748A (ja) | マスタスライスウエ−ハのテスト方法 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JPS6217376B2 (ja) | ||
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0831504B2 (ja) | 半導体装置の検査方法 | |
| US7157925B2 (en) | Test structure for speeding a stress-induced voiding test and method of using same | |
| JPH01225138A (ja) | 半導体集積回路装置の短絡モニタ | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH0262947B2 (ja) | ||
| JPS62268135A (ja) | 半導体装置 | |
| JPS5814608Y2 (ja) | ウエハ−検査装置 | |
| JPS57121244A (en) | Evaluating method for wafer | |
| JPS61144850A (ja) | ビ−ムリ−ド型半導体装置 | |
| JPH0555321A (ja) | 半導体装置およびその試験方法 | |
| JPS6159744A (ja) | 半導体装置 |