JPH02213149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02213149A JPH02213149A JP1034004A JP3400489A JPH02213149A JP H02213149 A JPH02213149 A JP H02213149A JP 1034004 A JP1034004 A JP 1034004A JP 3400489 A JP3400489 A JP 3400489A JP H02213149 A JPH02213149 A JP H02213149A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- wafer
- insulator
- separation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 11
- 239000000523 sample Substances 0.000 abstract description 9
- 238000007689 inspection Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は効率的な検査が可能な半導体装置及びその製造
方法に関するものである。
方法に関するものである。
従来の技術
従来、半導体装置を製造する過程において、ウェハ上に
多数の半導体装置を形成後、半導体ウェハの裏面研磨、
金蒸着等を行ない、ウェハ状態での測定検査（以後プロ
ーブ検査と呼ぶ）で良品の選別を行ない、以後この良品
のみを組み立ててそれらをふたたび検査測定した後出荷
する。
多数の半導体装置を形成後、半導体ウェハの裏面研磨、
金蒸着等を行ない、ウェハ状態での測定検査（以後プロ
ーブ検査と呼ぶ）で良品の選別を行ない、以後この良品
のみを組み立ててそれらをふたたび検査測定した後出荷
する。
近年、半導体装置の複雑化に伴い、その検査用半導体テ
スターも高級化し、値段も高くなってその検査コストの
製品コストに対し占める割合が高くなってきている。そ
こで検査コストを低減するため一般的に行なわれている
方法に複数個同時測定がある。同時測定とは、第２図の
概要図に示すように、半導体テスターに備えられている
複数の電源やパターン発生器、パターン比較器を駆使し
て複数個の半導体装置１，２を、測定用プローブカード
３を用いて、同時に測定することをいう。
スターも高級化し、値段も高くなってその検査コストの
製品コストに対し占める割合が高くなってきている。そ
こで検査コストを低減するため一般的に行なわれている
方法に複数個同時測定がある。同時測定とは、第２図の
概要図に示すように、半導体テスターに備えられている
複数の電源やパターン発生器、パターン比較器を駆使し
て複数個の半導体装置１，２を、測定用プローブカード
３を用いて、同時に測定することをいう。
発明が解決しようとする課題
前述の同時測定を組み立て後の検査に適用した場合各半
導体装置はそれぞれ電気的に独立しているので問題はな
いが、プローブ検査時には問題が生じる。すなわち、第
２図に示すようにプローブ検査時には各半導体装置は半
導体ウェハの基板で電気的につながっているため、半導
体装置１から発生した基板ノイズ４により隣りの半導体
装ｒ！１２において誤測定を起こし良品を不良品と判断
してしまうことが発生する。
導体装置はそれぞれ電気的に独立しているので問題はな
いが、プローブ検査時には問題が生じる。すなわち、第
２図に示すようにプローブ検査時には各半導体装置は半
導体ウェハの基板で電気的につながっているため、半導
体装置１から発生した基板ノイズ４により隣りの半導体
装ｒ！１２において誤測定を起こし良品を不良品と判断
してしまうことが発生する。
課題を解決するための手段
上記の問題点を解決するためには、半導体ウェハ上の各
半導体装置間を電気的に絶縁した後同時測定を行なえば
よい。半導体装置間を電気的に絶縁する方法としては、
半導体装置間に表面から裏面まで達する絶縁物を各半導
体装置の外周に沿って形成してやればよい。
半導体装置間を電気的に絶縁した後同時測定を行なえば
よい。半導体装置間を電気的に絶縁する方法としては、
半導体装置間に表面から裏面まで達する絶縁物を各半導
体装置の外周に沿って形成してやればよい。
作用
半導体ウェハ上の各半導体装置は、各半導体装置間に存
在する絶縁物により電気的に完全に分離されるので、プ
ローブ検査時に同時測定を行なっても相互干渉による誤
測定は生じない。
在する絶縁物により電気的に完全に分離されるので、プ
ローブ検査時に同時測定を行なっても相互干渉による誤
測定は生じない。
実施例
第１図（ａ）〜（ｄ）に実施例を工程順各所面図で示す
。まず同図（ａ）に示すように、アルミバッド５を形成
した後保護膜６を全表面に形成したウェハ状態の半導体
装置１０表面にホトレジストパターン７を形成して各半
導体装置間の分離領域以外の部分をホトレジストでおお
う。次に各半導体装置の分離領域を約４００ｎｍＯ）ｆ
ｌさに異方性エツチングし１分離溝８を形成する。この
時、異方性、１ツヂングの代わりにグイシングツ−を用
いても良い。
。まず同図（ａ）に示すように、アルミバッド５を形成
した後保護膜６を全表面に形成したウェハ状態の半導体
装置１０表面にホトレジストパターン７を形成して各半
導体装置間の分離領域以外の部分をホトレジストでおお
う。次に各半導体装置の分離領域を約４００ｎｍＯ）ｆ
ｌさに異方性エツチングし１分離溝８を形成する。この
時、異方性、１ツヂングの代わりにグイシングツ−を用
いても良い。
次に、同図（ｂ）に示すように、ウェハ状態の半導体装
置１の表面に５ＯＧ（スピンオングラス：液体状のシリ
コン酸化膜）を塗布した後約４００℃で熱硬化させて５
ＯＧＩＩＩ９を形成する。この時分離８８はＳＯＧ膜９
で満たされる。分離溝８を埋めるための絶縁物堆積はプ
ラズマＣＶＤ法によっても達成できる。
置１の表面に５ＯＧ（スピンオングラス：液体状のシリ
コン酸化膜）を塗布した後約４００℃で熱硬化させて５
ＯＧＩＩＩ９を形成する。この時分離８８はＳＯＧ膜９
で満たされる。分離溝８を埋めるための絶縁物堆積はプ
ラズマＣＶＤ法によっても達成できる。
さらに、同図（Ｃ）に示すようにホトレジストパターン
１０を形成した後アルミバッド５上のＳＯＧ膜９及び保
ＮＭ６をエツチングすることに、よりパッド部窓１１を
形成する。
１０を形成した後アルミバッド５上のＳＯＧ膜９及び保
ＮＭ６をエツチングすることに、よりパッド部窓１１を
形成する。
最後に、同図（ｄ）に示すように、ウェハ状態の半導体
装置の裏面を分離溝８内の５ＯＧＩ９の底部に達するま
で研磨あるいはエツチングする。
装置の裏面を分離溝８内の５ＯＧＩ９の底部に達するま
で研磨あるいはエツチングする。
実際にはこのままでは強度的に弱いので、両面テープで
ウェハ状態の半導体装置ｌの裏面に補強板をはりつけて
プローブ１２で検査を行う。
ウェハ状態の半導体装置ｌの裏面に補強板をはりつけて
プローブ１２で検査を行う。
発明の効果
以上の説明でも明らかなように本発明にかかる半導体装
置及びその製造方法を用いれば、基板ノイズの大きい半
導体装置であっても、ウェハ状態でプローブ検査の同時
測定が安定かつ効率よく行なえ、その産業的価値は大き
い。
置及びその製造方法を用いれば、基板ノイズの大きい半
導体装置であっても、ウェハ状態でプローブ検査の同時
測定が安定かつ効率よく行なえ、その産業的価値は大き
い。
第１図（ａ）〜（ｄ）は本発明の詳細な説明するための
工程順各所面図、第２図は従来例の概要図である。 １・・・・・・ウェハ状態の半導体装置、５・・・・・
・アルミバッド、６・・・・・・保護膜、７・・・・・
・ホトレジストパターン、８・・・・・・分離溝、９・
・・・・・ＳＯＧ膜、１０・・・・・・ホトレジストパ
ターン、１１・・・・・・パッド部窓、１２・・・・・
・プローブ。 ｆ゛クエノ＼状畔の牟導俸陀８１ δ・・−分壽配−
１ｚｌンーホトレシスＦハ０ターン ／Ｚ −プ゛プープ ！・−半導体層ｔｒ ２・−半環ａ装置２ ３・・−同時１１定屓フ゛ロープ大−Ｙ４− 基板ノイ
ス
工程順各所面図、第２図は従来例の概要図である。 １・・・・・・ウェハ状態の半導体装置、５・・・・・
・アルミバッド、６・・・・・・保護膜、７・・・・・
・ホトレジストパターン、８・・・・・・分離溝、９・
・・・・・ＳＯＧ膜、１０・・・・・・ホトレジストパ
ターン、１１・・・・・・パッド部窓、１２・・・・・
・プローブ。 ｆ゛クエノ＼状畔の牟導俸陀８１ δ・・−分壽配−
１ｚｌンーホトレシスＦハ０ターン ／Ｚ −プ゛プープ ！・−半導体層ｔｒ ２・−半環ａ装置２ ３・・−同時１１定屓フ゛ロープ大−Ｙ４− 基板ノイ
ス
Claims (2)
- （１）ウェハ状態の半導体装置において、各半導体装置
間が絶縁物で完全に分離されていることを特徴とする半
導体装置。 - （２）ウェハ状態の半導体装置において、表面保護膜を
形成する工程と、前記半導体装置間に分離溝を形成する
工程と、前記半導体装置表面に絶縁物を形成して、前記
分離溝を埋める工程と、前記半導体装置のパッド部を開
口する工程と、前記半導体装置の裏面から前記分離溝の
底面に達するまで研磨あるいはエッチングする工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034004A JP2558861B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034004A JP2558861B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02213149A true JPH02213149A (ja) | 1990-08-24 |
| JP2558861B2 JP2558861B2 (ja) | 1996-11-27 |
Family
ID=12402295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034004A Expired - Fee Related JP2558861B2 (ja) | 1989-02-14 | 1989-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558861B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50784A (ja) * | 1973-05-04 | 1975-01-07 | ||
| JPS5999735A (ja) * | 1982-11-30 | 1984-06-08 | Nec Corp | 誘電体分離方式による半導体集積回路装置 |
| JPS59208739A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 集積回路およびその測定方法 |
-
1989
- 1989-02-14 JP JP1034004A patent/JP2558861B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50784A (ja) * | 1973-05-04 | 1975-01-07 | ||
| JPS5999735A (ja) * | 1982-11-30 | 1984-06-08 | Nec Corp | 誘電体分離方式による半導体集積回路装置 |
| JPS59208739A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 集積回路およびその測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2558861B2 (ja) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040180456A1 (en) | Acess trench probing of device elements | |
| US3838442A (en) | Semiconductor structure having metallization inlaid in insulating layers and method for making same | |
| JP2692659B2 (ja) | Ｓｏｉ基板および該ｓｏｉ基板の製造方法 | |
| US5972725A (en) | Device analysis for face down chip | |
| US7262612B2 (en) | Methods for evaluating characteristics of a plasma or the effects of a plasma on a substrate | |
| JP3179595B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US5963781A (en) | Technique for determining semiconductor substrate thickness | |
| US20040207383A1 (en) | Test structure and related methods for evaluating stress-induced voiding | |
| US20090166619A1 (en) | Test pattern of semiconductor device and manufacturing method thereof | |
| US6872581B2 (en) | Measuring back-side voltage of an integrated circuit | |
| JPH02213149A (ja) | 半導体装置の製造方法 | |
| US20220399239A1 (en) | Method for measuring chips bonding strength and chips bonding auxiliary structure | |
| US6909296B2 (en) | Wafer level system for producing burn-in/screen, and reliability evaluations to be performed on all chips simultaneously without any wafer contacting | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
| JPH02213151A (ja) | 半導体装置の検査方法 | |
| US6218726B1 (en) | Built-in stress pattern on IC dies and method of forming | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| TWI764376B (zh) | 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法 | |
| JPH0729956A (ja) | 半導体装置およびその試験方法 | |
| JPH0262947B2 (ja) | ||
| Xu et al. | A Novel Deprocessing Technique for Revealing Transistor-Level Damage on 7nm FinFET Devices | |
| US20060073672A1 (en) | Integrated BiCMOS semiconductor circuit | |
| JP3890919B2 (ja) | 半導体装置の製造方法 | |
| JPH0831504B2 (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |