JPH02212783A - 可変直流電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、０〜数キロボルトに亘る広範囲の可変直流電
圧を発生し得る可変直流電圧発生回路に関する。

［従来技術］ 半導体及びその他の電気素子の特性を測定する素子測定
装置（例えばカーブトレーサ）において、小電力用から
大電力用までの種々の被測定素子の直流特性を測定する
場合のように、Ｏ〜数キロボルトに亘る広範囲の直流電
圧を必要とすることがある。第８図は、従来のカーブト
レーサ等の可変直流電圧発生回路の基本ブロック図であ
る。可変交流電源１００は、交流電圧源及び昇圧トラン
スを含んでおり、この昇圧トランスの作用により振幅が
０〜数キロボルトまでの広範囲の交流電圧を発生する。

この交流出力を整流回路１０２で整流し、その整流され
た電圧をコンデンサ１０４で平滑し、直流電圧出力を発
生する。抵抗器１０６は、コンデンサ１０４の電荷を放
電させる為の放電抵抗器である。可変交流電源１００か
らの交流出力の振幅を大きくすれば、コンデンサ１０４
が迅速に充電され、直流電圧出力を高く出来るし、可変
交流電源１００の出力の振幅を小さくすれば、コンデン
サ１０４の電荷は抵抗器１０６を介して放電し、直流電
圧出力を低くすることが出来る。このように、第８図の
回路は、広範囲に亘る直流電圧出力を発生し得る、。

［発明が解決しようとする課題］ 第７図の回路では、コンデンサ１０４の充電時定数は小
さいので、可変交流電源１００の出力の振幅を大きくす
ると、コンデンサ１０４は迅速に充電され、最終調整値
まで直流電圧出力を速やかに高くすることが出来る。し
かし、コンデンサ１０４及び抵抗器１．０６の放電時定
数はかなり大きいので、可変交流電源の出力の振幅を小
さく［７た時、コンデンサ１０４の放電に時間がかかる
という問題が生じる。この放電時間を短縮する為にコン
デンサ１０４及び抵抗器１０６の放電時定数を小さくす
ると、出力電圧がリップル成分等により不安定になるの
で、この放電時定数をかなり大きな値（数秒程度）に維
持する必要があった。更に、抵抗器１０６の抵抗値を小
さくすると、この抵抗器に流れる電流増加により消費電
力が増加するという問題もあった。この結果、出力電圧
を大幅に低下させたい場合には、出力電圧が最終調整値
に達するまでに例えば７〜８秒も待たなければならず、
迅速に所望の直流電圧を得ることが出来なかった。

従って、本発明の目的は、直流出力電圧を大幅に低下さ
せる時でも迅速に所望の電圧を発生し７得る可変直流電
圧発生器を提供することである。

［課題を解決する為の手段］ 本発明の可変直流電圧発生器によれば、可変交流電源の
出力の振幅が所望値に減少した時のみ、この減少開始か
らコンデンサの電圧が可変交流電源の出力に対応する値
に達するまでの期間、制御回路が放電制御信号を発生す
る。この放電制御信号に応じて、放電回路が出力のコン
デンサの放電時定数を小さくする。

また、制御回路は、出力のコンデンサの放電時のシミュ
レーションをする時定数回路と、この時定数回路の出力
電圧及び可変交流電源の所望値に応じた電圧を比較する
比較回路を有し、この比較回路の出力に応じて放電回路
による出力のコンデンサの放電を停止させる。

［作用］ 出力電圧の上昇時には、放電回路は働かず、出力電圧の
降下時のみ、制御回路からの放電制御信号に応じて放電
回路がコンデンサの放電時定数を小さくするので、コン
デンサの電荷は迅速に放電し、直流出力電圧の値を低下
させる時でも迅速に調整可能になる。また、コンデンサ
の放電動作のシミュレーションをする時定数回路を利用
して放電動作を制御することにより、コンデンサの放電
動作を適正に調整することが出来る。

［実施例］ 第１図は、本発明の詳細な説明する為の基本的なブロッ
ク図である。可変交流電源１０が発生した交流電圧は、
整流回路１２により整流される。

整流回路１２の出力電圧はコンデンサ１４により平滑さ
れ、出力端子１５から直流電圧が出力される。可変交流
電源の出力の振幅は制御回路１６により調整される。制
御回路１６は、可変交流電源の出力の振幅を小さくした
時のみ、放電制御信号を発生する。この放電制御信号の
発生する期間は、コンデンサ１４の電圧が、減少開始か
ら可変交流電源１０の出力の振幅に対応する値（最終調
整値）に達するまでの期間である。この放電制御信号に
応じて放電回路１８はコンデンサ１４の放電時定数を小
さくする。よって、コンデンサ１４の放電は速やかに行
われ、出力電圧を低下させる時でも短時間で制御出来る
。制御回路１６が可変交流電源１０の出力の振幅を増加
するように調整した時には、上記放電制御信号は出力さ
れず、放電回路は動作しない。この場合は、従来と同様
にコンデンサ１４は迅速に充電され、短時間で出力電圧
を増加調整することが出来る。

第２図は、本発明の可変直流電圧発生回路の１実施例の
簡略回路図である。第１図に対応する構成要素には同じ
参照符号を付している。可変交流電源１０は、交流電源
２０、可変利得増幅器２２、駆動増幅器２４、及び絶縁
トランス２６を含んでいる。交流電源２０の出力の振幅
を可変利得増幅器２２により所望の値まで増幅し、この
出力が駆動増幅器２４を介してトランス２６の１次側に
供給される。トランス２６の２次側には、昇圧又は降圧
された交流電圧が発生する。この交流電圧が整流回路１
２により整流され、更にコンデンサ１４で平滑されて直
流電属が出力端子１５から出力される。ここで、整流回
路１４はブリッジ状の全波整流型を示し７ているが、半
波整流型でも良い。

絶縁トランス２６により１次側及び２次側間が絶縁され
ていることに留意されたい。０〜数キロボルトの如き広
範囲の出力電圧を発生する為には、絶縁トランスは巻数
比の異なる複数の２次巻線を含んだ複合型の昇圧ｌ・ラ
ンスを用い、出力電圧の所望範囲に応じて２次巻線を選
択的に切替え使用することが望ましい。第２図のトラン
ス２６は、そのような場合に１つの２次巻線が選択され
たトランスを表していると解されたい。

第２図において、制御回路１６の構成を説明する。使用
者が操作する操作パネル上のつまみ２８は、ロータリー
エンコーダ３０に接続している。

ロータリーエンコーダ３０は、つまみ２８の回転方向及
び回転角度の情報をプロセッサ３２に転送する。プロセ
ッサ３２は、これらの情報に応じて、可変交流電源１０
の出力の振幅を制御する為の制御データを発生すると共
に、コンデンサ１４を放電させて出力電圧を低下させる
時のみ放電トリガ信号を発生ずる。プロセッサ３２から
の制御データはデジタル・アナログ変換器３４に供給さ
れ、アナログ制御電圧に変換される。このアナログ制御
電圧は、スイッチ素子３６及び３８に夫々供給される。

スイッチ素子３６及び３８は、このアナログ制御電圧の
入力端か接地端の何れかを各出力端に接続する電子スイ
ッチである。スイッチ素子３６の出力端は、抵抗器４０
の一端に接続され、抵抗器４０の他端はコンデンサ４１
を介して接地されると共に、緩衝増幅器４２の入力端に
も接続されている。緩衝増幅器４２の出力端は、比較回
路４４の非反転入力端に接続されると共に、抵抗器４３
を介して可変利得増幅器２２にも接続されている。スイ
ッチ素子３８の出力端は、比較回路４４の反転入力端に
接続されている。比較回路４．４の出力端は、中安定マ
ルチバ・イブレータ４８の反転リセット端子Ｒに接続さ
れ、更に、抵抗器４！５を介して電源＋■に接続され、
コンデンサ４６を介１２て接地されている。これら抵抗
器４５及びコンデンサ４Ｇの構成により、比較回路４４
の出力は、コンデンサ１４の充電動作の時（ス・イッチ
素子３６及び３８が実線で示された状態の時）、確実に
「高」状態に維持されている。プロセッサの放電トリガ
信号の出力端は、単安定マルチパイブレー−夕４８のト
リガ入力端子Ａに接続されている。この単安定マルチバ
イブレータ４８のＱ端子からの出力信号は、トリガ入力
端子Ａが放電トリガ信号により「高」状態になると「高
」状態となり、放電制御信号が発生される。尚、強制的
にリセットされない時の単安定マルチバイブレータ４８
の準安定期間が、通常の放電制御信号の最長発生時間よ
り長くなるように、その時定数が設定されている。その
後、比較器４４の出力が「高」状態から「低」状態に変
化すると、単安定マルチバイブレーク４８のＱ出力が「
低」状態となり、放電制御信号が停止される。また、単
安定マルチバイブレータ４８のＱ出力は、スイッチ素子
３６及び３８の接続状態も制御する。

上記放電制御信号を受ける、第２図の放電回路１８の構
成を説明する。単安定マルチバイブレータ４８のＱ出力
端は、フォトカプラ５０の入力端に接続され、フォトカ
プラ５０の出力端は抵抗器５１を介してフローティング
・コモン（トランス２６の２次側の共通端）に接続され
ると共に、ＭＯＳ形のＦＥＴ　（電界効果１〜ランジス
タ）５２のゲートにも接続している。従って、トランス
２６及びフォトカプラ５０により、出力端子１５は完全
にフローティングしている。ＦＥＴ５２のソーＱ スは、フローティング・コモンに接続され、ＦＥＴ５２
のドレインは、抵抗器５３を介して出力端子１５に接続
している。出力端子１５とフローティング・コモン間に
抵抗器５４が接続されており、抵抗器５４の抵抗値は、
抵抗器５３の抵抗値より遥かに大きな値になっている。

ＦＥＴ５２がオフの時、抵抗器５４により形成される、
コンデンサ１４の放電回路の放電時定数は、かなり大き
くなる（約１秒以上）。しかし、ＦＥＴ５２がオンの時
、抵抗器５３及び５４の並列回路がコンデンサ１４の放
電路を形成するので、放電時定数は極めて小さくなる。

第２図の回路の出力端子の電圧を上昇させる場合の動作
を説明する。使コ者がっまみ２８を出力電圧を増加する
方向にＦ２斤、さ＠ｌこ時、プロセッサ３２は、放電ト
リガ信号を発生せず、っまみ２８の回転角度に応じた制
御データをデジタル・アナログ変換器３４に送る。単安
定マルチバイブレータ４８は、トリガ入力端子Ａ及びリ
セット端子Ｒが夫々「低」及び「高」になっているので
、Ｑ出力も安定状態の「低」になっている。この時、第
２図のスイッチ素子３６及び３８の出力端子は、実線で
示したように、夫々アナログ制御電圧及び接地端に接続
される。スイッチ素子３６から出力されたアナログ制御
電圧は、抵抗器４ｏを介してコンデンサ４１を充電する
。この増加した電圧は緩衝増幅器４２及び抵抗器４３を
介して可変利得増幅器２２に利得制御電圧として供給さ
れる。この結果、可変利得増幅器２２の利得が増加し、
駆動増幅器２４及びトランス２６を介して出力される交
流電圧の振幅が増加し、コンデンサ１４は迅速に充電さ
れ、出力端子１５の出ノＪ電圧も上昇する。この充電動
作の時には、単安定マルチバイブレーク４８から放電制
御信号は、出力されず、放電回路１８は動作しない。尚
、利得可変増幅器２２の利得制御電圧として、抵抗器４
０及びコンデンサ４１の時定数回路の出力電圧を用いて
いるのは、急激な交流電圧の振幅の変化によりトランス
２６からスパイク信号が発生するのを防ぐ為である。

第３図の波形図は、第２図の回路において出ノＪ端子１
５の電圧を降下させる場合の各部の動作を表している。

以下、第２図及び第３図を参照して、出力電圧を降下さ
せる時の動作について説明する。

使用者がつまみ２８を出力電圧が降下する方向に回転さ
せた時、プロセッサ３２は、つまみ２８の回転角に応じ
た制御データだけでなく、放電トリガ信号も出力する（
時点Ｔｏ）。この放電トリガ信号により、単安定マルチ
バイブレータＡ８はトリガされ、Ｑ出力は、「高」状態
に変化して放電制御信号が発生する。この放電制御信号
は、フォトカプラ５ｏを介してＦＥＴ５２のゲートに達
し、ＦＥＴ５２をオン状態とする。この結果、コンデン
サ１４の電荷は、抵抗器５４を介するだけでなく抵抗器
５３及びＦＥＴ５２を介してフローティング・コモンに
急速に放電を開始する。他方、放電制御信号により、ス
イッチ素子３６及び３８の出力端子は、第２図で破線で
示したように、夫々接地端及びアナログ制御電圧に接続
される。この結果、コンデンサ４１の電荷は、抵抗器４
０を介して接地端に放電する。コンデンサ４１及び抵抗
器４０による時定数回路の時定数は、コンデンサ１４が
抵抗器５３及び５４を介して放電する時の時定数と一致
しているので、コンデンサ４１及び抵抗器４０は、コン
デンサ１４の放電をシミュレーションする為の時定数回
路を構成している。従って、比較回路４４の非反転入力
端に供給される電圧は、放電中のコンデンサ１４の電圧
に対応している。一方、比較回路４４の反転入力端には
、デジタル・アナログ変換器３４からの減少されたアナ
ログ制御電圧が供給されている。放電動作の開始から比
較回路４４の非反転入力端の電圧（即ち、コンデンサ４
１の電圧）は急速に低下し、時点Ｔ１で反転入力端のア
ナログ制御電圧とクロスする。

この結果、比較回路４４の出力は「低」となり、単安定
マルチバイブレータ４８がリセットされて、そのＱ出力
が「低」となり、放電制御信号が停止する。よって、Ｆ
ＥＴ５２は、オフとなり、コンデンサ１４の急速放電は
停止する。また、スイッチ素子３６及び３８は、充電動
作の時の状態に戻＝１４− る。このように、コンデンサ１４の電圧変化のシミュレ
ーションをする時定数回路（コンデンサ４１及び抵抗器
４０）により、放電制御信号のパルス幅（Ｔ１．−ＴＯ
）が適正に調整され、コンデンサ１４の急激な放電時間
が適正に制御されている。

この急激な放電動作が停止した時のコンデンサ１４の電
圧は、可変利得増幅器２２により調整された交流電圧の
振幅に対応する値（最終調整電圧）に正確に一致する必
要はない。何故なら、以上の放電動作が停止して急速放
電が停止しても、コンデンサ１４の電圧は、所望電圧の
近傍にあるので、抵抗器５４による放電、或いは整流回
路１２からの充電により、短時間で最終調整電圧に正確
に収束する。

第４図は、第２図の回路の出力電圧の降下動作に於ける
コンデンサ１４の電圧の変化を表すグラフである。この
グラフは、時点ＴＯで、コンデンサ１４（出力端子１５
）の電圧を■１から■２まで降下させるようにつまみ２
８が回転された場合を示しており、第３図の時間関係に
対応している。

従来の装置に於ける放電の様子は、破線で示した曲線１
で表される。これに対し、本発明による放電動作は、実
線の曲線２で表される。第２図の放電回路１８による急
速放電は、時点Ｔｏから時点Ｔ１までに相当し、単安定
マルチバイブレータ４８から出力される放電制御信号の
パルス幅は、第３図で説明したように（Ｔ１．−Ｔｏ）
である。時点Ｔ１の時、急速放電は停止するが、この時
の電圧Ｖ２’は、最終調整電圧■２の近傍にある。第４
図では、Ｖ２’がｖ２より若干高くなっているが、若干
低くなっても実用上は構わない。何れの場合にも最終調
整電圧■２に短時間で収束する。この結果、破線の曲線
１の従来例の場合（Ｔ３−ＴＯ）よりも遥かに短い時間
（Ｔ２−Ｔｏ）で、出力端子１５の電圧を、最終調整値
ｖ２に収束させることが出来る。

第５図は、本発明による他の実施例の簡略回路図である
。第２図に対応する構成要素には、同一の参照符号を付
している。第５図では、スイッチ素子３６の出力端は抵
抗器５５を介して可変利得増幅器２２に接続され、抵抗
器５５と可変利得増幅器２２の接続点と接地間にコンデ
ンサ５６が接続されている。抵抗器５５及びコンデンサ
５６で構成される時定数回路は、充電動作及び放電動作
の何れの場合でも、利得制御電圧が急峻に変化してトラ
ンス２６からスパイクが発生するのを防止している。フ
ロセッサ３２の放電トリガ信号の出力端と単安定マルチ
バイブレータ４８のトリガ入力端子Ａ間に、フォトカプ
ラ５７が接続されている。単安定マルチバイブレータ４
８のＱ出力端は、ＦＥＴ５２のゲートに直接接続される
と共に、フォトカプラ５８を介してスイッチ素子３６及
び３８の制御端に接続されている。スイッチ素子３８の
出力端と比較回路４４の反転入力端の間には、電圧／周
波数変換器ｆｖ／Ｆ）６０、フォトカプラ６２、及び周
波数／電圧変換器（Ｆ／Ｖ）６４の直列回路で構成され
る周知の絶縁型電圧伝達回路が接続されている。比較回
路４４の非反転入力端には、出力端子１５とフローティ
ング・コモン間の分圧抵抗回路を構成する抵抗器６６及
び６８間の接続点が接続されている。抵抗器６６及び６
８による分圧抵抗回路は、コンデンサ１４の電圧を分圧
して検出する為の回路である。従って、第５図の比較回
路４４は、コンデンサ１４の電圧に対応する電圧と、デ
ジタル・アナログ変換器３４からのアナログ制御電圧に
対応する電圧とを比較する。従って、第５図の回路では
、第２図のように、コンデンサ１４の放電動作をシミュ
レーションする回路は存在しない。第５図の回路の動作
は、第２図の回路の場合と大体同様であるが、放電動作
において、放電制御信号の停止時点を決める為に、比較
回路４４の非反転入力端に入力される電圧は、コンデン
サ１４の電圧に直接対応しているので、第２図の場合よ
り正確に放電制御信号の停止時点を決めることが出来る
。従って、第５図の回路は、第２図の回路より更に迅速
に出力電圧を最終調整電圧に収束させることが出来る。

分圧抵抗回路を構成する抵抗器６６及び６８は、第２図
の抵抗器５４の作用も兼ねていることに留意されたい。

よって、抵抗器６６及び６８の合成抵抗値は、抵抗器＝
１８＝ ５３の抵抗値より遥かに大きな値に設定されている。

第６図は、数キロボルトの如き高電圧を出力させる際に
、放電回路のＦＥＴ５２をスイッチ駆動するのに好適な
駆動回路の１実施例を表している。

第６図の回路は、第２図の回路に於いて、単安定マルチ
バイブレータ４８とＦＥＴ５２との間に設ける為の回路
である。発振器７０の交流出力を駆動増幅器７２を介し
て絶縁用トランス７４に供給し、トランス７４からの交
流電圧が整流回路７６で整流され、コンデンサ７８で平
滑される。これらの素子により、トランスの２次側のフ
ローティング回路の動作電圧を得ている。コンデンサ７
８とＦＥＴ５２のゲート間にフォトカプラ８０が接続さ
れている。ＦＥＴ５２のゲートとフローティング・コモ
ン間に抵抗器８２が接続されている。

フォトカプラ８０は、トランス７４の１次側及び２次側
間を絶縁したまま制御出来るスイッチであり、フォトカ
プラ８０の入力端８４に第２図の単安定マルチバイブレ
ータ４８から放電制御信号が供給される。放電制御信号
がフォトカプラ８０に供給されると、フオ！・カプラ８
０がオンし、ＦＥ′ｒ５２のゲートに直流電圧が供給さ
れ、ＦＥＴ５２がオンし、第２図のコンデンサ１４が急
速に抵抗器５３を介して放電される。このように、数キ
ロボルト程度の高圧を発生ずる際に、効果的に放電回路
１８を駆動し得る。ここで、Ｆ　Ｅ　Ｔ　５２は１つし
か示していないが、耐圧に応じ゛Ｃ複数のＦＥＴを直列
接続し、各ＦＥＴのゲートにフォトカプラ８０の出力を
供給するようにしても良い。

第７図は、第６図の駆動回路を改良しまた他の１実施例
である。第６図に対応する構成要素には同一の参照番号
を付している。第７図では、単安定マルチバイブレーク
４８からの放電制御信号は発振器７０に供給されている
。従っ゛Ｃ，トランス７４の２次側にフォトカプラが不
必要となる。一般的には、フォトカプラよりも１ヘラン
スの方が高耐圧の為、この実施例は高電圧の制御に適す
る。発振器７０は放電制御信号が供給されている間のみ
発振する。従って、放電制御信号のパルス幅に略等しい
期間のみＦＥＴ５２がオン状態となり、第２図のコンデ
ンサ１４が急速に放電される。更に、放電動作以外の時
には発振器７０は動作しないので、出力電圧の定常状態
時及び上昇時において、発振器７０の交流出力に起因す
る弊害を除く事が出来る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明し５た実施例のみに限定されるものではなく
、本発明の要旨を逸脱する事なく必要に応じて種々の変
形及び変更を実施し得る事は当業者には明らかである。

例えば、可変交流電源は、単に可変トランスを用いても
良い。その場合には、その可変トランスの１次側の交流
電圧を整流及び平滑した直流電圧を上述のデジタル・ア
ナログ変換器の出力であるアナログ制御電圧とし、可変
トランスの出力振幅を降下させた時のみ放電トリガ信号
を発生する回路を設ければ良い。。

［発明の効果］ 本発明によれば、出力端に接続されたコンデンサの電圧
を減少させる時のみ、放電時定数を小さくすることによ
り、コンデンサの電圧を急速に最終調整値に設定するこ
とが出来るので、０〜数キロボルトの如き広範囲の電圧
を大幅に降下させた時でも迅速に出力電圧を調整可能な
可変直流電圧発生器を提供している。更に、放電期間を
制御する為にコンデンサの放電動作をシミュレーション
する時定数回路を設けることにより、出力コンデンサの
電圧を制御系に帰還することなく、出力コンデンサの放
電動作を適正に制御することが出来る。

【図面の簡単な説明】

第１図は、本発明の基本構成を説明する為のブロック図
、第２図は、本発明の１実施例の回路図、第３図及び第
４図は、第２図の回路の出力電圧を降下させる時の動作
を説明する為の波形図、第５図は、本発明の他の実施例
の回路図、第６図は、本発明の回路に好適な放電回路の
駆動回路の１実施例の回路図、第７図は、第６図の回路
を改良した駆動回路の回路図、第８図は、従来の可変直
流電圧発生回路の基本構成を示すブロック図である。 ・−２２ １０：可変交流電源 １２：整流回路 １４：コンデンサ １６二制御回路 １８：放電回路

Claims (2)

【特許請求の範囲】
1. （１）所望振幅の交流を発生する可変交流電源と、該可
   変交流電源の出力を整流する整流回路と、該整流回路の
   出力を平滑するコンデンサとを有する可変直流電圧発生
   回路において、 上記可変交流電源の出力の振幅が所望値に減少した時の
   み、この減少開始から上記コンデンサの電圧が上記所望
   値に対応する値に達するまでの間、放電制御信号を発生
   する制御回路と、 上記放電制御信号に応じて上記コンデンサの放電時定数
   を小さくする放電回路と、 を具えることを特徴とする可変直流電圧発生回路。
2. （２）上記制御回路は、上記コンデンサの放電時のシミ
   ュレーションをする時定数回路と、該時定数回路の出力
   電圧及び上記所望値に応じた電圧を比較する比較回路と
   を有し、該比較回路の出力電圧に応じて上記放電回路に
   よる上記コンデンサの放電を停止させることを特徴とす
   る請求項１記載の可変直流電圧発生回路。