JPH02210950A - 光電変換装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野Ｊ 本発明はイメージセンサチップ及びそれを用いた光電変
換装置に関し、特に光電変換によりイメージ読取りを行
なうイメージセンサチップを複数個配列したマルチチッ
プ型の光電変換装置、及びそれに用いられるイメージセ
ンサチップに関する。

［従来の技術］ 従来、光電変換装置として、リニアイメージセンサはフ
ァクシミリ、スキャナ等に読取り装置として多用されて
いる。これらのリニアイメージセンサは、シリコンウェ
ハー上に作成されるため。

そのセンサ長はウェハーサイズにより制限を受け、原稿
と同一長さのリニアイメージセンサチップを作ることは
困難であり、センサ長の短かいものしか得られないこと
が多い。

このため、原稿からの反射光を光学系を用いて縮小し、
リニアイメージセンサ上に縮小投影して画像を読取って
いる。しかし、このような縮小光学系を使用する読取り
装置では、光学系のスペースを大きく取らねばならず、
また、解像度も充分ではない、そこで、これを解決する
ためにリニアイメージセンサを複数個直線上に並べたマ
ルチチップ型イメージセンサが用いられている。

第３図は従来のイメージセンサチップを用いたマルチチ
ップ型イメージセンサの構成を示し、第４図は動作波形
（タイミングチャート）を示す図である。

第３図において、１−１．１−２、φ・・・１−ｍはそ
れぞれイメージセンサチップであり。

各々のチップ（以下イメージセンサチップを略してチッ
プと言うことがある。）は接続されてマルチチップ型イ
メージセンサを構成している。イメージセンサチップｌ
−１において、２−１−１〜２−１−ｎは受光要素であ
り、入力される光信号を電気信号に変換する０本マルチ
チップ型イメージセンサは受光要素を２−１−１から２
−ｍ−ｎまで配列して接続することにより、センサ長を
長くとり、大きな原稿サイズにも対応可能としている。

本マルチチップ型センサは、クロック端子９からのクロ
ック信号により同期を取り、第１番目のチップ１−１に
対してスタート端子８からスタート信号が入力されるこ
とにより、動作が開始される。このスタート信号を受け
てシフトレジスタ４−１−１〜４−１−ｎはクロック信
号に同期して、順次ＭＯＳスイッチ３−１−１〜３−１
−ｎをＯＮとし、各ＭＯＳスイッチに接続されている受
光要素２−１−１〜２−１−ｎを作動させて、光信号を
読出す。

この光信号は光信号ｍ力増幅器６−１により増幅され、
出力端子７に光出力信号として出力される。

また、５−１は光出力信号増幅器６−１の定電流回路を
動作状態と非動作状態とに切換えるための制御回路であ
り、最初のシフトレジスタ４−１−１がスタート信号を
受けると、はぼ同時に定電流回路を動作状態として、光
信号出力増幅器６−１を作動可能とする。

また、チップ１−１の最終段のシフトレジスタ４−１−
ｎからの出力は、最終段のＭＯＳスイッチ３−１−ｎを
ＯＮすると同時にチップ１−１の外部に出力され５次の
チップ１−２の最初のシフトレジスタ４−２−１にスタ
ート信号として入力される。

次段のチップ１−２でも上述したチップ１−１と同様の
動作が行なわれ、更に次段のチップｌ−３（不図示）に
スタート信号が出力される。このように順次次段のチッ
プにスタート信号を出力することにより、センサ長の光
信号の読取り動作が実行されていく。

第４図は上述したマルチチップ型イメージセンサの動作
波形（タイミングチャート）を示す図である。同図にお
いて、チップ１−２に対するスタート信号の出力から時
間Ｓの後にチップ１−２の受光要素２−２−１による光
信号が読出されており、チップ１−２は、この時間Ｓの
間に増幅器の定電流回路を立ち上げねばならないことが
わかる。また、クロック周波数を高くすると時間Ｓも小
さくなるため、定電流回路の立ち上げ時間も短かい時間
で行わなければならなくなる。

［発明が解決しようとする課題］ 以上説明した様に、上記従来例では、スタート信号の入
力による受光要素２−１−１からの光信号読出しと、そ
の光信号を増幅する光信号出力増幅器６−１の定電流回
路の立ち上げが、はぼ同時であるため、定電流回路が完
全に立ち上がった後に光信号の読出しを行なうためには
、クロック信号の周波数を低くして１画素当たりの受光
要素の読出し時間を十分長くとる必要がある。

これは読出し時間を短縮して高速化するために、クロッ
ク信号の周波数を高くしようとすると、定電流回路が完
全に立ち上がらず、即ち光信号増幅器６−１が完全に動
作状態に入る前に受光要素からの光信号が出方されてし
まい、正確な信号増幅上行なうことができないという問
題点がある。

この対策としては、各チップの最初の受光要素に対する
クロックのみ、周波数を遅くするという方法もあるが、
これには外部に複雑な回路を設けなければならず、コス
トアップの要因になるという問題点がある。

このため、マルチチップイメージセンサの光信号読出し
時間を短縮して高速な読出しをするため、クロ７り信号
の周波数を高くしようとしても、定電流回路の立ち上が
り時間によって制限されていた。

本発明の目的は上述した外部の複雑な回路によるコスト
アップを必要とせず、りａツク信号の周波数を上げて、
読出し時間のＹｉ縮による高速な読出しの可能なマルチ
チップ型光電変換装置を実現することにある。

［課題を解決するための手段」 本発明は上述した課題を解決するための手段として。

受光要素を有するイメージセンサチップを複数個配列す
ることによって構成されるマルチチップ型の光電変換装
置に用いられるイメージセンサチップにおいて、 該イメージセンサチップは、前記受光ｇ？素による光信
号読出し動作のスタート信号を遅延させる手段と、 前記光信号読出し動作が終了する前に２次段のイメージ
センサチップに対するスタート信号に用いられる信号を
出力する手段とを有することを特徴とするイメージセン
サチップを提供するものである。

また、前記イメージセンサチップは励記受光要素を複数
有することを特徴とするイメージセンサチップにより。

また、前記受光要素はトランジスタの制御電極領域に光
励起キャリアを蓄積可能な構成とされていることを特徴
とするイメージセンサチップにより。

また、前記スタート信号を遅延させる手段がシフトレジ
スタ回路を用いたものであることを特徴とするイメージ
センサチップにより、ｍ　記ｆｌ　Ｊ＆［を解決しよう
とするものである。

更に、受光要素を有するイメージセンサチップを、複数
個配列することによって構成されるマルチチップ型の光
電変換装置において、 前記イメージセンサチップは、前記受光要素による光信
号読出し動作のスタート信号を遅延させる手段と。

前記光信号読出し動作が終了する前に１次段のイメージ
センサチップに対するスタート信号に用いられる信号を
出力する手段とを有することを特徴とする光電変換装置
を手段として、 また、前記イメージセンサチップは前記受光要素を複数
有することを特徴とする光電変換装置により。

また、前記受光要素がトランジスタの制御電極領域に光
励起キャリアを蓄積可能な構成とされていることを特徴
とする光電変換装置により、また、前記スタート信号を
遅延させる手段がシフトレジスタ回路を用いたものであ
ることを特徴とする光電変換装とにより、 また、前記スタート信号により、光信号増幅回路の定電
流回路を予め立ち上げておくことを特徴とする光電変換
装置により、課題を解決しようとするものである。

Ｌ作用］ 各イメージセンサチップの内蔵する受光要素の最終画素
の読取り動作が終了する前に１次段のイメージセンサチ
ップにスタート信号を出力し、このスタート信号を受け
た次段のチップは、内蔵する光信号出力増幅器の定電Ｎ
ｔ＠路を予め立ち上げ、また遅延手段により、受光要素
の読出し動作を前段のチップの読出し動作が終了するま
で待っていることが可能となる。これにより、クロック
周波数を高くしても定１４流回路の立ち上がり詩間を確
保することができる。

また、シフトレジスタ回路を遅延手段として各チップに
内蔵することにより、外部の複雑な遅延回路を必要とし
ない。

［実施例］ 以下１本発す」の一実施例について１図面を参照しなが
ら説明する。

第１図は本発明によるイメージセンサチップ及び、それ
を用いた光電変換装置の一実施例であるマルチチップ型
イメージセンサの構成を示す図である。

同図において＋１−１．！−２、＊”１−ｍは各イメー
ジセンサチップであり、第３図と同一部分には同一番号
が付されている。また、各チップの最初の（図において
左方）シフトレジスタ４−１−４．　４−１−ｊ、また
４−２−４，４−２−Ｊ、１１８６また４−ｍ−１，４
−ｍ−ｊはスタート信号を遅延させるためのシフトレジ
スタである。

本実施例のマルチチップ型イメージセンサのセンサ動作
としては、まず光信号蓄積を行なった後、クロック端子
９から各チップにクロック信号を入力し、第１番目のチ
ップ１−１に対してスタート信号をスタート端子８から
入力する。このスタート信号は、遅延用シフトレジスタ
４−１−Ｉを介して制御回路５−１へ入力する。制御回
路５−１は光信号出力増幅１１ｅ−１の不図示の定電流
回路をＯＮとし、これにより、光信号出力増幅器６−１
が作動可能となる。スタート信号は更に遅延用のシフト
レジスタ４−１−ｊを介して、シフトレジスタ４〜ｌ−
１に入力され、これにより、受光要素切換えＭＯＳスイ
ッチ３−１−１がＯＮとされ、受光要素２−１−１から
光信号が読出され、光信号出力増幅器６−１により増幅
されて出力端子７に出力される。以下順次、クロック信
号に同期してシフトレジスタを介して、受光要素２−１
−ｎまで光信号の読出し動作が行なわれる。

この順次行なわれる続出し動作中において、４−１−２
のシフトレジスタの出力信号は、２−１−文の受光要素
の読出しと同時にチップ１−１の外部にも出力され１次
段のチップ！−２のスタート信号となる。

このスタート信号を受けた次段のチップ１−２は遅延用
レジスタ４−２−ｉを介して、制御回路５−２に入力さ
れ、制御回路５−２はこれにより、光信号ｍ力増蝙器６
−２の定電流回路を予めＯＮとする。

チップ１−１ではその後、シフトレジスタ４−ｉ−（又
＋１）〜４−１−ｎがクロック信号により作動され、残
りの受光要素２−１−（ｊＬ＋１）〜２−１−ｎまでの
読出しが行なわれる。

この間、チップ１−２の内部では遅延用シフトレジスタ
４−２−ｉ、４−２−ｊにより、受光要素２−２−１に
対する読出し動作が遅延される。

この遅延動作は、チップ１−１の読出し動作が終了する
と同時に終了し、シフトレジスタ４−２−１によりＭＯ
Ｓスイッチ３−２−１がＯＮとされ、受光要素２−２−
１の光信号の読出しが開始される。この時点ではチップ
１−２の光信号出力増幅器６−２の定電流回路は十分動
作可山となっているため、正確な信号増幅を実行するこ
とができる。

本実施例では上述の様に、チップ１−１のシフトレジス
タ４−１−１から４−１−ｎの動作時間とチップ１−２
の遅延用シフトレジスタ４−２−１から４−２−ｊまで
の動作時間を調整することにより、チップ１−１の読出
し動作の終了後、すぐにチップ１−２の読出し動作が開
始され、且つ、チップ１−２の定電流回路が立ち上がる
にト分な時間が確保されるように設計されている。

第２図は本実施例の上述した動作を示す動作波形図（タ
イミングチャート）であり、同図において、チップｌ−
２に対するスタート信号はチップ１−１のシフトレジス
タ４−１−４１の出力信号と同時に出力され、チップ１
−２の定電流回路を立ち上げる（不図示）、また、この
スタート信号はシフトレジスタ４−２−ｉと不図示の４
−２−　Ｊにより時間Ｔだけ遅延された後、シフトレジ
スタ４−２−１により、受光要素２−２−１の光信号出
力の読出しが行なわれている。クロック周波数をＬげて
も時間Ｔを定電流回路が立ち上がるのに十分な時間とな
るように設計することにより、正確な光信号の増幅が可
能となる。

本実施例ではシフトレジスタを受光要素に合わせて一直
線に配置したが、これは配線可能であればチップ内のど
こに配置してもかまわない。

［発明の効果］ 以上説ＩＪＪした様に、本発明はマルチチップ型イメー
ジセンサを構成する各チップに光信号の読出し動作の途
中で次段のチップに対するスタート信号を出力する手段
と、該スタート信号が入力した時に光信号増幅回路の定
電流回路を立ち上げ、曲設のチップの読出し動作が完全
に終了するまで、読出し動作を遅延させる手段と、をＡ
＠することにより、クロック周波数を高くしても、各チ
ップの有する増幅回路を予め立ち上げておくことができ
る。そのため、高速な読取り動作と、正確な光信号出力
が得られる効果がある。

また、遅延手段としてシフトレジスタを用いることによ
り、複雑な回路を外部に配置することもなくなり、小型
で信頼性の高い、コストアップの少ないマルチチップ型
イメージセンサとしての光電変換装置を実現できる。

【図面の簡単な説明】

第１図は本発明のイメージセンサチップ及びそれを用い
た光電変換装置の一実施例としてのマルチチップ型イメ
ージセンサの構成を示す図。 第２図は第１図の実施例の動作波形（タイミングチャー
ト）を示す図。 第３図は従来のマルチチップ型イメージセンサの構成を
示す図。 第４図は第３図の従来例の動作波形（タイミングチャー
ト）を示す図。 ｌ−１−１−ｍ、イメージセンサチップ２−１−１〜２
−ｍ−ｎ　、受光要素 ３−１−１〜３−ｍ　−ｎ　、受光要素切り換えＭＯＳ
スイッチ ４−１−１〜４−ｍ−ｎ、シフトレジスタ４−１−ｉ〜
４−ｍ−１，遅延用シフトレジスタ４−１−ｊ〜４−ｍ
−ｊ、遅延用シフトレジスタ５−１〜５−ｍ、制御回路 ６−１〜６−ｍ、光信号出力増幅器 ７、光信号出力端子 ８、スタート信号入力端子 ９、クロック信号入力端子

Claims (9)

【特許請求の範囲】
1. （１）受光要素を有するイメージセンサチップを複数個
   配列することによって構成されるマルチチップ型の光電
   変換装置に用いられるイメージセンサチップにおいて、 該イメージセンサチップは、前記受光要素による光信号
   読出し動作のスタート信号を遅延させる手段と、 前記光信号読出し動作が終了する前に、次段のイメージ
   センサチップに対するスタート信号に用いられる信号を
   出力する手段とを有することを特徴とするイメージセン
   サチップ。
2. （２）前記イメージセンサチップは前記受光要素を複数
   有することを特徴とする請求項１に記載のイメージセン
   サチップ。
3. （３）前記受光要素はトランジスタの制御電極領域に光
   励起キャリアを蓄積可能な構成とされていることを特徴
   とする請求項１に記載のイメージセンサチップ。
4. （４）前記スタート信号を遅延させる手段がシフトレジ
   スタ回路を用いたものであることを特徴とする請求項１
   に記載のイメージセンサチップ。
5. （５）受光要素を有するイメージセンサチップを、複数
   個配列することによって構成されるマルチチップ型の光
   電変換装置において、 前記イメージセンサチップは、前記受光要素による光信
   号読出し動作のスタート信号を遅延させる手段と、 前記光信号読出し動作が終了する前に、次段のイメージ
   センサチップに対するスタート信号に用いられる信号を
   出力する手段とを有することを特徴とする光電変換装置
   。
6. （６）前記イメージセンサチップは前記受光要素を複数
   有することを特徴とする請求項５に記載の光電変換装置
   。
7. （７）前記受光要素がトランジスタの制御電極領域に光
   励起キャリアを蓄積可能な構成とされていることを特徴
   とする請求項５に記載の光電変換装置。
8. （８）前記スタート信号を遅延させる手段がシフトレジ
   スタ回路を用いたものであることを特徴とする請求項５
   に記載の光電変換装置。
9. （９）前記スタート信号により、光信号増幅回路の定電
   流回路を予め立ち上げておくことを特徴とする請求項５
   に記載の光電変換装置。