JPH02210271A - 多ピンプローブの短絡チェック装置 - Google Patents
多ピンプローブの短絡チェック装置Info
- Publication number
- JPH02210271A JPH02210271A JP1032345A JP3234589A JPH02210271A JP H02210271 A JPH02210271 A JP H02210271A JP 1032345 A JP1032345 A JP 1032345A JP 3234589 A JP3234589 A JP 3234589A JP H02210271 A JPH02210271 A JP H02210271A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pin
- probe
- relay
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 54
- 235000014676 Phragmites communis Nutrition 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明はプローブを電子デバイスに接触させて動作試験
を行うシステムのプローブにおけるピン短絡をチェック
する装置に関し、 プローブのビン数が増大してもリレーと抵抗素子のより
少ない数を使用して試験のできるチェック装置を提供す
ることを目的とし、 定電流発生器・電圧測定器・リレー回路とそれらを制御
する制御回路を具備し、多ピンプローブ選択用リレー接
点を多ピンプローブとそれぞれ接続し、該プローブを介
して被試験体をチェックする装置において、該多ピンプ
ローブ選択用リレー接点の偶数番目・奇数番目を互いに
一括してリレー接点と抵抗素子とを各々直列接続し、電
圧測定器により該プローブピンの電圧を測定することで
構成する。
を行うシステムのプローブにおけるピン短絡をチェック
する装置に関し、 プローブのビン数が増大してもリレーと抵抗素子のより
少ない数を使用して試験のできるチェック装置を提供す
ることを目的とし、 定電流発生器・電圧測定器・リレー回路とそれらを制御
する制御回路を具備し、多ピンプローブ選択用リレー接
点を多ピンプローブとそれぞれ接続し、該プローブを介
して被試験体をチェックする装置において、該多ピンプ
ローブ選択用リレー接点の偶数番目・奇数番目を互いに
一括してリレー接点と抵抗素子とを各々直列接続し、電
圧測定器により該プローブピンの電圧を測定することで
構成する。
［産業上の利用分野］
本発明はプローブを電子デバイスに接触させて動作試験
を行うシステムのプローブにおけるピン短絡をチェック
する装置に関する。
を行うシステムのプローブにおけるピン短絡をチェック
する装置に関する。
半導体集積回路をプリント基板上に載置する前に、集積
回路についてチェックするため集積回路の端子ピンと接
触するためのプローブを具備するテスタを使用するが、
プローブの先端はピン状となっている。また近年の集積
回路の端子ビン数が数百に達するため、前記プローブも
対応するピン数が必要となった。そのためプローブにつ
いてピン同士の短絡を起こすことが発生し、集積回路の
チェック前にプローブピンの短絡チェックを行う装置が
必要となった。従来のそのようなチェック装置はリレー
と抵抗素子とを多数組必要とするため、簡易な構成のチ
ェック装置を開発することが要望された。
回路についてチェックするため集積回路の端子ピンと接
触するためのプローブを具備するテスタを使用するが、
プローブの先端はピン状となっている。また近年の集積
回路の端子ビン数が数百に達するため、前記プローブも
対応するピン数が必要となった。そのためプローブにつ
いてピン同士の短絡を起こすことが発生し、集積回路の
チェック前にプローブピンの短絡チェックを行う装置が
必要となった。従来のそのようなチェック装置はリレー
と抵抗素子とを多数組必要とするため、簡易な構成のチ
ェック装置を開発することが要望された。
［従来の技術］
集積回路をプリント基板に搭載する前に動作チェックを
行うとき、集積回路のピン数・密度は増大する一方であ
るから、プローブのピン数・密度も増大した。プローブ
ピンについて短絡チェックを行う装置の回路構成は第４
図に示すようになっている。第４図において、端子１，
２．・−ｎの先にプローブピンを接続して、プローブピ
ン同士の短絡チェックを行う。プローブピンに短絡がな
いとき、プローブと信号発生器・直流電源・測定計器な
どを接続して集積回路の動作チェックを行う。
行うとき、集積回路のピン数・密度は増大する一方であ
るから、プローブのピン数・密度も増大した。プローブ
ピンについて短絡チェックを行う装置の回路構成は第４
図に示すようになっている。第４図において、端子１，
２．・−ｎの先にプローブピンを接続して、プローブピ
ン同士の短絡チェックを行う。プローブピンに短絡がな
いとき、プローブと信号発生器・直流電源・測定計器な
どを接続して集積回路の動作チェックを行う。
プローブピンについて短絡チェックを行うため、第４図
において、１０は制御回路、１１は定電流発生器、１２
は電圧測定器を示し、１３はリレー回路を全体的に示す
。リレー回路１３において、ＲＬＩ、ＲＬ２−ＲＬｎと
、ＣＲＬＩ、ＣＥｌ２−ＣＲＬｎはそれぞれリードリレ
ーの接点、Ｒ１，Ｒ２・−・Ｒｎは抵抗素子を示し、ピ
ン数と同数の素子を接続している。
において、１０は制御回路、１１は定電流発生器、１２
は電圧測定器を示し、１３はリレー回路を全体的に示す
。リレー回路１３において、ＲＬＩ、ＲＬ２−ＲＬｎと
、ＣＲＬＩ、ＣＥｌ２−ＣＲＬｎはそれぞれリードリレ
ーの接点、Ｒ１，Ｒ２・−・Ｒｎは抵抗素子を示し、ピ
ン数と同数の素子を接続している。
そしてプローブ端子１，２・−ｎと対応するリードリレ
ーについてリレーＲＬにより個別的に接続可能としてお
く。端子１についてチェックするとき、定電流発生器１
１を接続し、ＲＬＩを閉じＣＲＬＩは開いたとき、ＲＬ
Ｉと接地間の電圧を電圧測定器１２により測定する。端
子１がオープン状態であれば電圧は測定されず、端子１
は地絡がないと判断する。端子２について同様にチェッ
クし異常ないと判断したとき、次に端子ｌと２との間を
短絡するバー２０を使用して、ピン１と２との間を短絡
する。そしてＲＬｌ、ＣＥｌ２を開き、ＲＬ２． ＣＲ
ＬＩを閉じて見る。Ｒ１から接地の方にはＲＬ２と短絡
バー２０を介して電流が流れ、Ｒ１には（定電流値×抵
抗素子Ｒ１）の電圧が発生する。その値を確認して後、
短絡バー２０を開き、抵抗Ｒ１と接地間に電圧が発生す
ると、端子１．２間が短絡していることが判る。そして
電圧が発生しなくなれば、端子１゜２間の短絡はないこ
とが判る。
ーについてリレーＲＬにより個別的に接続可能としてお
く。端子１についてチェックするとき、定電流発生器１
１を接続し、ＲＬＩを閉じＣＲＬＩは開いたとき、ＲＬ
Ｉと接地間の電圧を電圧測定器１２により測定する。端
子１がオープン状態であれば電圧は測定されず、端子１
は地絡がないと判断する。端子２について同様にチェッ
クし異常ないと判断したとき、次に端子ｌと２との間を
短絡するバー２０を使用して、ピン１と２との間を短絡
する。そしてＲＬｌ、ＣＥｌ２を開き、ＲＬ２． ＣＲ
ＬＩを閉じて見る。Ｒ１から接地の方にはＲＬ２と短絡
バー２０を介して電流が流れ、Ｒ１には（定電流値×抵
抗素子Ｒ１）の電圧が発生する。その値を確認して後、
短絡バー２０を開き、抵抗Ｒ１と接地間に電圧が発生す
ると、端子１．２間が短絡していることが判る。そして
電圧が発生しなくなれば、端子１゜２間の短絡はないこ
とが判る。
短絡バー２０を他の端子との間に接続させたり、離せば
ピン間の短絡について有無が判断できる。
ピン間の短絡について有無が判断できる。
［発明が解決しようとする課題］
多ピンの素子を試験するためプローブが多ビンとなると
き、プローブのチェック装置を構成するためのリレー・
抵抗素子が多数となって、益々大規模化する欠点があっ
た。
き、プローブのチェック装置を構成するためのリレー・
抵抗素子が多数となって、益々大規模化する欠点があっ
た。
本発明の目的は前述の欠点を改善し、プローブのピン数
が増大しても、リレーと抵抗素子のより少ない数を使用
して試験のできるチェック装置を提供することにある。
が増大しても、リレーと抵抗素子のより少ない数を使用
して試験のできるチェック装置を提供することにある。
［課題を解決するための手段］
第１図は本発明の原理構成を示す図である。第１図にお
いて、１０は制御回路、１１は定電流発、主罪、１２は
電圧測定器を示し、１４はリレー回路を全体的に示す。
いて、１０は制御回路、１１は定電流発、主罪、１２は
電圧測定器を示し、１４はリレー回路を全体的に示す。
リレー回路１４において、ＲＬＩ。
ＲＬ２・−ＲＬｎはリードリレーの接点、Ｔ０１は奇数
ピンを選択するためのリレー（接点）、ＴＥｌは偶数ピ
ンを選択するためのリレー（接点）、Ｃ０１は奇数ビン
をチェックするためのリレー（接点） 、ＣＥＩは偶数
ピンをチェックするためのリレー（接点） 、Ｒ０１は
奇ｔビンをチェックするための抵抗素子、ＲＥＩは偶数
ピンをチェックするための抵抗素子、ＲＬＩ〜ｎはプロ
ーブピン対応のリードリレー接点を示す。
ピンを選択するためのリレー（接点）、ＴＥｌは偶数ピ
ンを選択するためのリレー（接点）、Ｃ０１は奇数ビン
をチェックするためのリレー（接点） 、ＣＥＩは偶数
ピンをチェックするためのリレー（接点） 、Ｒ０１は
奇ｔビンをチェックするための抵抗素子、ＲＥＩは偶数
ピンをチェックするための抵抗素子、ＲＬＩ〜ｎはプロ
ーブピン対応のリードリレー接点を示す。
定電流発生器１１・電圧測定器１２・リレー回路１４と
それらを制御する制御回路１０を具備し、多ピンプロー
ブ選択用リレー接点１４ａを多ピンプローブとそれぞれ
接続し、該プローブを介して被試験体をチェックする装
置において、本発明は下記の構成としている。即ち、 該多ピンプローブ選択用リレー接点１４ａの偶数番目・
奇数番目を互いに一括してリレー接点Ｃ０１、 ＣＥｌ
・・−と抵抗素子ＲＯ１，ＲＥＩ 、−とを各々直列接
続し、電圧測定器１２により該プローブピンの電圧を測
定することで構成する。
それらを制御する制御回路１０を具備し、多ピンプロー
ブ選択用リレー接点１４ａを多ピンプローブとそれぞれ
接続し、該プローブを介して被試験体をチェックする装
置において、本発明は下記の構成としている。即ち、 該多ピンプローブ選択用リレー接点１４ａの偶数番目・
奇数番目を互いに一括してリレー接点Ｃ０１、 ＣＥｌ
・・−と抵抗素子ＲＯ１，ＲＥＩ 、−とを各々直列接
続し、電圧測定器１２により該プローブピンの電圧を測
定することで構成する。
［作用］
リレー回路１４をチェックすべき多ピンプローブと接触
させてから、端子ビン１，２の短絡をチェックするとき
、Ｔ０１、ＲＬＩ、ＲＬ２．ＣＥＩを閉じ、ＴＥＩは開
いたままで、ＲＥＩと接地間の電圧を電圧測定器１２に
より測定する。（ＲＥＩ Ｘ定電流）の電圧が発生して
いるとき、端子１，２間は短絡していることが判る。電
圧が発生していないときは、オープン状態即ち短絡して
いないことが判る。
させてから、端子ビン１，２の短絡をチェックするとき
、Ｔ０１、ＲＬＩ、ＲＬ２．ＣＥＩを閉じ、ＴＥＩは開
いたままで、ＲＥＩと接地間の電圧を電圧測定器１２に
より測定する。（ＲＥＩ Ｘ定電流）の電圧が発生して
いるとき、端子１，２間は短絡していることが判る。電
圧が発生していないときは、オープン状態即ち短絡して
いないことが判る。
端子ビン２を基準として端子３との間の短絡をチェック
するとき、ＴＥｌ、ＲＬ２．Ｃ０１、ＲＬ３を閉じ、Ｔ
０１は開いて、Ｒｏｔと接地間の電圧を測定する。電圧
が発生しているときは短絡、いないときは正常と判断す
る。なお、このとき上述のＲＬ３を開き、代わりにＲＬ
Ｉを閉じてＲ０１と接地間の電圧を測定するとき、端子
ビン２から見て１との間の短絡のチェックができる。端
子ビン３について以下同様に短絡のチェックができる。
するとき、ＴＥｌ、ＲＬ２．Ｃ０１、ＲＬ３を閉じ、Ｔ
０１は開いて、Ｒｏｔと接地間の電圧を測定する。電圧
が発生しているときは短絡、いないときは正常と判断す
る。なお、このとき上述のＲＬ３を開き、代わりにＲＬ
Ｉを閉じてＲ０１と接地間の電圧を測定するとき、端子
ビン２から見て１との間の短絡のチェックができる。端
子ビン３について以下同様に短絡のチェックができる。
［実施例］
第２図は本発明の実施例としてプローブの１６ビンを１
ブロツク（１４−１）とし、複数のブロックの１ブロツ
ク内に奇数・偶数対応の各１組のリレー・抵抗素子の直
列回路を有することを示している。
ブロツク（１４−１）とし、複数のブロックの１ブロツ
ク内に奇数・偶数対応の各１組のリレー・抵抗素子の直
列回路を有することを示している。
Ｌ、りがってビン番号１〜１６の次にブロック１４−２
ニおいてピン番号１７〜３２のチェックを行う。同一ブ
ロック内における短絡チェックは、奇数同士・偶数同士
例えば１番と３番の間では出来ないが、通常はそのピン
の中間に偶数の２番を設けているがら、問題はない。
ニおいてピン番号１７〜３２のチェックを行う。同一ブ
ロック内における短絡チェックは、奇数同士・偶数同士
例えば１番と３番の間では出来ないが、通常はそのピン
の中間に偶数の２番を設けているがら、問題はない。
しかし第２図では、異なるブロックの間では偶数同士或
いは奇数同士でもチェックすることができる。即ち、リ
レー回路１４−１・−１４−ｍは定電流発生器１１に対
し全て並列接続されているがら、ＴＯｍＲＬｍ、ＲＬＩ
、Ｃ０１を閉じ、Ｔ０１を開いて、電圧測定器１２によ
りＴｏｎと接地間の電圧を測定する。ブロックｍの端子
ビン例えば２８５番とブロック１の端子ビン１番とが短
絡しているとき、電圧が発生するので短絡が判る。第３
図は１７龍四方に４６０本のビンを設けたプローブに順
次番号を付したことと、３２９番ピンを中心としてその
周辺の２８５番ピンなどとの短絡チェックを行うことの
説明図である。３２９番ピンの周囲には奇数の２８５番
、３６９番ピンがあるが、これらはそれぞれ異なるブロ
ックに属するようにブロック番号を定めれば、奇数同士
であっても短絡チェックを行うことができる。ビンの配
列から見て順次番号２８５番ピンが２８６番ピンと短絡
を起こす可能性は、３２９番ピンとで起こす可能性より
低いという認識に基づき、可能性の高い方を重要視して
チェックすれば良い。以上の考え方による自動チェック
プログラムを共通制御回路（図示しない）に具備してお
けば、短絡チェックの自動処理が可能である。このとき
例えばプローブピンの最外周のピンはチェック対象が２
個、内周は４〜５個となることをプログラムして置く。
いは奇数同士でもチェックすることができる。即ち、リ
レー回路１４−１・−１４−ｍは定電流発生器１１に対
し全て並列接続されているがら、ＴＯｍＲＬｍ、ＲＬＩ
、Ｃ０１を閉じ、Ｔ０１を開いて、電圧測定器１２によ
りＴｏｎと接地間の電圧を測定する。ブロックｍの端子
ビン例えば２８５番とブロック１の端子ビン１番とが短
絡しているとき、電圧が発生するので短絡が判る。第３
図は１７龍四方に４６０本のビンを設けたプローブに順
次番号を付したことと、３２９番ピンを中心としてその
周辺の２８５番ピンなどとの短絡チェックを行うことの
説明図である。３２９番ピンの周囲には奇数の２８５番
、３６９番ピンがあるが、これらはそれぞれ異なるブロ
ックに属するようにブロック番号を定めれば、奇数同士
であっても短絡チェックを行うことができる。ビンの配
列から見て順次番号２８５番ピンが２８６番ピンと短絡
を起こす可能性は、３２９番ピンとで起こす可能性より
低いという認識に基づき、可能性の高い方を重要視して
チェックすれば良い。以上の考え方による自動チェック
プログラムを共通制御回路（図示しない）に具備してお
けば、短絡チェックの自動処理が可能である。このとき
例えばプローブピンの最外周のピンはチェック対象が２
個、内周は４〜５個となることをプログラムして置く。
次に前述の短絡チェック装置によりプローブピンの短絡
発生の有無を調査する以外に、正常のプローブを使用し
て集積回路などの動作試験体に対し、プローブピンが正
常に接触できるかどうかを検出することも出来る。即ち
、動作試験体において、１番ピンの接触する場所と、２
番ピンの接触する場所との間を短絡バーで結ぶこと、３
番ピンと４番ビンを短絡することのように、前記短絡チ
ェックを行う番号ピンの接触する所を予め短絡させて置
く。次にリレー回路の接点開閉を行い、電圧を測定すれ
ば、プローブピンの接触状態を検出することができる。
発生の有無を調査する以外に、正常のプローブを使用し
て集積回路などの動作試験体に対し、プローブピンが正
常に接触できるかどうかを検出することも出来る。即ち
、動作試験体において、１番ピンの接触する場所と、２
番ピンの接触する場所との間を短絡バーで結ぶこと、３
番ピンと４番ビンを短絡することのように、前記短絡チ
ェックを行う番号ピンの接触する所を予め短絡させて置
く。次にリレー回路の接点開閉を行い、電圧を測定すれ
ば、プローブピンの接触状態を検出することができる。
なお、本発明はローボードまたは実装プリント基板に接
触させてインサーキット試験や動作試験を行う装置など
多ピンプローブを有するあらゆる装置に適用可能である
。
触させてインサーキット試験や動作試験を行う装置など
多ピンプローブを有するあらゆる装置に適用可能である
。
［発明の効果］
このようにして本発明によると、リレーと抵抗素子の数
を少な（しても、多ピンプローブの短絡チェックを有効
確実に行うことができる。したがってチェック装置の規
模を小さく安価にできるから、チェック装置自体の不良
率も小さくできる。
を少な（しても、多ピンプローブの短絡チェックを有効
確実に行うことができる。したがってチェック装置の規
模を小さく安価にできるから、チェック装置自体の不良
率も小さくできる。
第１図は本発明の原理構成を示す図、
第２図は本発明の実施例の構成を示す図、第３図はピン
番号と短絡チェックの説明図、第４図は従来の短絡チェ
ック装置の回路図である。 １．２．−・・ｎ・・−ピン １０−・−制御回路 １１・一定電流発生器 １２−・・電圧測定器 １３．１４−・リレー回路 Ｃ０１、ＣＥＩ−−−リレー接点 Ｒ０１、ＲＥＩ・−・抵抗素子 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 第３図
番号と短絡チェックの説明図、第４図は従来の短絡チェ
ック装置の回路図である。 １．２．−・・ｎ・・−ピン １０−・−制御回路 １１・一定電流発生器 １２−・・電圧測定器 １３．１４−・リレー回路 Ｃ０１、ＣＥＩ−−−リレー接点 Ｒ０１、ＲＥＩ・−・抵抗素子 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 第３図
Claims (1)
- 【特許請求の範囲】 定電流発生器（１１）・電圧測定器（１２）・リレー回
路（１４）とそれらを制御する制御回路（１０）を具備
し、多ピンプローブ選択用リレー接点（１４ａ）を多ピ
ンプローブとそれぞれ接続し、該プローブを介して被試
験体をチェックする装置において、 該多ピンプローブ選択用リレー接点（１４ａ）の偶数番
目・奇数番目を互いに一括してリレー接点（Ｃ０１）（
ＣＥ１）…‥と抵抗素子（Ｒ０１）（ＲＥ１）…‥とを
各々直列接続し、 電圧測定器（１２）により該プローブピンの電圧を測定
すること を特徴とする多ピンプローブの短絡チェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032345A JPH02210271A (ja) | 1989-02-10 | 1989-02-10 | 多ピンプローブの短絡チェック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032345A JPH02210271A (ja) | 1989-02-10 | 1989-02-10 | 多ピンプローブの短絡チェック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210271A true JPH02210271A (ja) | 1990-08-21 |
Family
ID=12356372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1032345A Pending JPH02210271A (ja) | 1989-02-10 | 1989-02-10 | 多ピンプローブの短絡チェック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009244077A (ja) * | 2008-03-31 | 2009-10-22 | Nidec-Read Corp | 基板検査装置及びその方法 |
-
1989
- 1989-02-10 JP JP1032345A patent/JPH02210271A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009244077A (ja) * | 2008-03-31 | 2009-10-22 | Nidec-Read Corp | 基板検査装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502396A (en) | Measuring device with connection for a removable sensor | |
| KR19980702943A (ko) | 검출범위가 개선된 제조결함분석기 | |
| JP4987862B2 (ja) | フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 | |
| CN111239585A (zh) | 开尔文检测电路和测试方法 | |
| JP2019523412A (ja) | 圧力検知センサで技術設備をモニタリングするための安全デバイス | |
| CN108254671B (zh) | 基于内插器的测试程序评估 | |
| US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH02210271A (ja) | 多ピンプローブの短絡チェック装置 | |
| JPH045576A (ja) | 接触抵抗の試験装置 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP6961385B2 (ja) | 検査装置 | |
| KR100788501B1 (ko) | 키패드 검사 장치 및 검사 방법 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPS63252271A (ja) | 半導体検査装置 | |
| CN219957790U (zh) | 一种sf6气体密度继电器的试验装置 | |
| JP2018194377A (ja) | 測定装置 | |
| CN107064719A (zh) | 一种开尔文连接故障检测电路及方法 | |
| CN211905585U (zh) | 开尔文检测电路和芯片测试系统 | |
| JP2002131365A (ja) | 検査方法及び検査装置 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JPH03185744A (ja) | 半導体素子 | |
| KR200302441Y1 (ko) | 소켓 테스트 장치 | |
| JPH0412468Y2 (ja) |