JPH0220043A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0220043A JPH0220043A JP17005888A JP17005888A JPH0220043A JP H0220043 A JPH0220043 A JP H0220043A JP 17005888 A JP17005888 A JP 17005888A JP 17005888 A JP17005888 A JP 17005888A JP H0220043 A JPH0220043 A JP H0220043A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- mask material
- contact hole
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、コンタクトホールの形成方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for forming a contact hole.
[従来の技術]
従来、絶縁膜にコンタクトホールを形成しようとする場
合には、フォトレジストをマスクとして絶縁膜をドライ
エツチングしていたが、この場合にはコンタクトホール
の形状が重置であるため。[Conventional technology] Conventionally, when attempting to form a contact hole in an insulating film, the insulating film was dry etched using a photoresist as a mask, but in this case, since the shape of the contact hole was overlapping, .
微細化、高集積化が進むにともない、コンタクトホール
部分における配線の被覆性が問題となり。As miniaturization and higher integration progress, the coverage of wiring in contact hole areas has become a problem.
テーパー角を有するコンタクトホールの形成が要求され
るようになってきているが、この要求を満たすための手
段としては* −fIXに第2図(a)〜(C)に示し
たようなフォトレジストの後退を利用する方法が用いら
れるようになってきている。It has become necessary to form a contact hole with a taper angle, and as a means to meet this requirement, photoresists such as those shown in Figures 2 (a) to (C) are used for A method that takes advantage of the regression of
すなわち、半導体基板201上方リンガラス204上に
フォトレジスト205でコンタクトホールのパターンを
形成した後、150′C〜200°Cでベークしてフォ
トレジスト205をフローした俊に、フォトレジスト2
05とリンガラス2040)エツチング速度が等しくな
るようなエツチング条(牛で、フォトレジスト205と
リンガラス204を同時にエツチングしていくことによ
り、テーパー角を有するコンタクトホールを形成してい
た。That is, after forming a contact hole pattern with a photoresist 205 on the upper phosphor glass 204 of the semiconductor substrate 201, baking the photoresist 205 at 150'C to 200C to flow the photoresist 205.
A contact hole having a tapered angle was formed by etching the photoresist 205 and the phosphor glass 204 at the same time so that the etching speed was the same.
[発明が解決しようとする課題]
しかしながら、前述の技術では、フォトレジストを回転
塗布しているために、半導体基板の表面に凹凸がある場
合には、フォトレジストの膜厚は凹の部分では厚く、凸
の部分では薄くなるために。[Problems to be Solved by the Invention] However, in the above-mentioned technique, since the photoresist is spin-coated, if the surface of the semiconductor substrate is uneven, the photoresist film becomes thicker in the uneven areas. , to become thinner in the convex part.
高温ベークによりフローした陵のそれぞれの部分におけ
るフォトレジストの形状が異なり、特に膜厚の1ブい部
分ては大きなテーパーがつきに<<。The shape of the photoresist in each part of the ridges that flowed due to high-temperature baking is different, and in particular, there is a large taper in the part where the film thickness is slightly thicker.
従って、エツチング後においても、コンタクトホールの
形状は均一ではなく、シかも開部分でテーパーをつける
ことは非常に困難であった。Therefore, even after etching, the shape of the contact hole is not uniform, and it is very difficult to taper the opening.
そこで本発明はこのような課題を解決するもので、その
目的とするところは半導体基板上の絶縁膜に、テーパー
を有するコンタクトホールを均一に形成する方法を提供
するところにある。SUMMARY OF THE INVENTION The present invention is intended to solve these problems, and its purpose is to provide a method for uniformly forming tapered contact holes in an insulating film on a semiconductor substrate.
[課題を解決するための手段]
本発明の半導体装置の製造方法は、半導体基板上方に形
成されている絶縁膜にコンタクトホールを形成する工程
において。[Means for Solving the Problems] A method for manufacturing a semiconductor device of the present invention includes a step of forming a contact hole in an insulating film formed above a semiconductor substrate.
(a)前記絶縁膜上に第1のマスク材を、半導体基板表
面の凹凸に関係なく均一な膜厚で形成する工程。(a) A step of forming a first mask material on the insulating film to have a uniform thickness regardless of irregularities on the surface of the semiconductor substrate.
(b)前記第1のマスク材上に、第2のマスク材として
フォ]・レシスl−によりコンタクトホールのパターン
を形成する工程。(b) A step of forming a contact hole pattern on the first mask material using a photoresis l- as a second mask material.
(C)前記第2のマスク材をマスクとして、前記第1の
マスク材を等方的にエツチングしたr&、 前記第2
のマスク材を除去する工程。(C) using the second mask material as a mask, the first mask material is isotropically etched;
The process of removing mask material.
(d)前記第1のマスク材をマスクとして、前記絶縁膜
をエツチングすることによりコンタクトホールを開孔す
る工程。(d) A step of opening a contact hole by etching the insulating film using the first mask material as a mask.
よりなることを特徴とする。It is characterized by being more.
[実施例]
第1図(a)〜(C)は本発明の実施例を示す工程断面
図である。以下、工程順にしたがって説明をする。[Example] FIGS. 1(a) to (C) are process cross-sectional views showing an example of the present invention. The explanation will be given below in the order of the steps.
すなわち、まず第1図(a)に示したように、半導体基
板101上方には絶縁膜としてリンガラス膜104が5
000人形成されており、前記リンガラス膜104上に
第1のマスク材として窒化珪素膜105を6000人形
成した後、第2のマスク材としてフォトレジスト106
を10000人形成し、コンタクトホールのパターンを
形成する。この時フォトレジスト106は回転塗布して
いるために半導体基板表面の凹凸によりその膜厚は均一
ではないが、窒化珪素膜105は気相成長法により形成
しているために、半導体基板表面の凹凸に関係なく均一
に形成されている。次に、第1図(b)のように、前記
フォトレジスト106をマスクとして前記窒化珪素膜1
05を等方的にエツチングした後、前記フォトレジスト
106を除去する。このとき、窒化珪素膜の開孔形状は
半導体基板表面の凹凸に関係なく均一に形成されている
。最後に、第1図(C)のように、前記窒化珪素膜10
5をマスクとして、前記リンガラス膜104をエツチン
グする。このとき、エツチング条件は、窒化珪素膜とリ
ンガラス膜のエツチング速度が等しくなるように設定し
ており、実際にはCHF3=50secm、 02=2
0secm、ガス圧力=8Pa、RF電力=700Wで
行い、このときのエツチング速度は500人/ m i
nであった。前記窒化珪素膜105はオーバーエッチ
することにより完全に除去している。このようにして、
テーパー角を有するコンタクトホールが、半導体基板表
面の凹凸に関係なく均一な形状でに形成される。That is, first, as shown in FIG. 1(a), a phosphor glass film 104 is formed as an insulating film over the semiconductor substrate 101.
After forming a silicon nitride film 105 as a first mask material on the phosphorus glass film 104, a photoresist 106 is formed as a second mask material.
10,000 contacts are formed to form a contact hole pattern. At this time, since the photoresist 106 is spin coated, its film thickness is not uniform due to unevenness on the surface of the semiconductor substrate, but since the silicon nitride film 105 is formed by vapor phase growth, the unevenness on the surface of the semiconductor substrate is uneven. It is formed uniformly regardless of the Next, as shown in FIG. 1(b), the silicon nitride film 1 is coated using the photoresist 106 as a mask.
After etching 05 isotropically, the photoresist 106 is removed. At this time, the shape of the opening in the silicon nitride film is uniform regardless of the unevenness of the surface of the semiconductor substrate. Finally, as shown in FIG. 1(C), the silicon nitride film 10
Using No. 5 as a mask, the phosphor glass film 104 is etched. At this time, the etching conditions are set so that the etching speed of the silicon nitride film and the phosphorus glass film are equal, and in reality, CHF3 = 50 sec, 02 = 2
Etching was performed at 0 sec, gas pressure = 8 Pa, and RF power = 700 W, and the etching rate at this time was 500 people/mi.
It was n. The silicon nitride film 105 is completely removed by over-etching. In this way,
A contact hole having a taper angle is formed in a uniform shape regardless of irregularities on the surface of a semiconductor substrate.
なお1本実施例においては、絶縁膜としてリンガラス、
第1のマスク材として窒化珪素膜を用いているが、絶縁
膜としては例えばノンドープの二酸化珪素膜、ホウ素リ
ンガラスなどの絶縁性薄膜であればよく、さらにまた第
1のマスク材とじてはフォトレジストをマスク材として
容易に等方的にエツチングできる材料であればよく、た
とえば多結晶シリコンなどを用いても同様の効果が得ら
れる。Note that in this example, phosphorus glass,
Although a silicon nitride film is used as the first mask material, the insulating film may be any insulating thin film such as a non-doped silicon dioxide film or boron phosphorus glass. Any material can be used as long as it can be easily etched isotropically using a resist as a mask material; for example, the same effect can be obtained by using polycrystalline silicon or the like.
[発明の効果]
以上述べたように9本発明によれば、コンタクトホール
を形成する場合に、半導体基板上方にその表面の凹凸に
関係なく均一に形成でき、しかもその開孔形状がテーパ
ーを有するマスク材をマスクとして用いてエツチングす
ることにより、テーパーを有するコンタクトホールを、
半導体基板表面の凹凸に関係なく均一に形成できるとい
う効果を有し、これにより、これらの部分における配線
の被覆性を飛躍的の向上させることができ2歩留まり、
信頼性に向上を図ることが出来た。[Effects of the Invention] As described above, according to the present invention, when forming a contact hole, it is possible to uniformly form the contact hole above the semiconductor substrate regardless of the unevenness of the surface thereof, and the shape of the opening is tapered. By etching using the mask material as a mask, a tapered contact hole is created.
It has the effect that it can be formed uniformly regardless of the unevenness of the surface of the semiconductor substrate, and as a result, the coverage of the wiring in these parts can be dramatically improved, and the yield rate is 2.
We were able to improve reliability.
101゜ 102゜ 103゜ 104゜ 106、 205 半導体基板 下地絶縁膜 配線 リンガラス膜 窒化珪素膜 フォトレジスト 以上 出願人 セイコーエプソン株式会社 代理人 弁理士−上柳雅誉 他1名101° 102° 103° 104° 106, 205 semiconductor substrate Base insulating film wiring phosphorus glass membrane silicon nitride film photoresist that's all Applicant: Seiko Epson Corporation Agent: Patent attorney - Masayoshi Kamiyanagi and 1 other person
第1図(a)〜(c)は、本発明の半導体装置の製造方
法の実施例を示す工程断面図。FIGS. 1(a) to 1(c) are process cross-sectional views showing an embodiment of the method for manufacturing a semiconductor device of the present invention.
Claims (1)
ールを形成する工程において、 (a)前記絶縁膜上に第1のマスク材を、半導体基板表
面の凹凸に関係なく均一な膜厚で形成する工程、 (b)前記第1のマスク材上に、第2のマスク材として
フォトレジストによりコンタクトホールのパターンを形
成する工程、 (c)前記第2のマスク材をマスクとして、前記第1の
マスク材を等方的にエッチングした後、前記第2のマス
ク材を除去する工程、 (d)前記第1のマスク材をマスクとして、前記絶縁膜
をエッチングすることによりコンタクトホールを開孔す
る工程。 よりなることを特徴とする半導体装置の製造方法。[Claims] In the step of forming a contact hole in an insulating film formed above a semiconductor substrate, (a) a first mask material is uniformly applied on the insulating film regardless of irregularities on the surface of the semiconductor substrate; (b) forming a contact hole pattern using photoresist as a second mask material on the first mask material; (c) using the second mask material as a mask; removing the second mask material after isotropically etching the first mask material; (d) etching the insulating film using the first mask material as a mask to form a contact hole; The process of opening a hole. A method for manufacturing a semiconductor device, characterized by comprising the following steps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17005888A JPH0220043A (en) | 1988-07-08 | 1988-07-08 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17005888A JPH0220043A (en) | 1988-07-08 | 1988-07-08 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0220043A true JPH0220043A (en) | 1990-01-23 |
Family
ID=15897844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17005888A Pending JPH0220043A (en) | 1988-07-08 | 1988-07-08 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0220043A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040035160A (en) * | 2002-10-18 | 2004-04-29 | 현대모비스 주식회사 | Opening and shutting device of air vent |
JP2009018634A (en) * | 2007-07-10 | 2009-01-29 | Howa Kasei Kk | Register for air blow-off adjustment |
-
1988
- 1988-07-08 JP JP17005888A patent/JPH0220043A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040035160A (en) * | 2002-10-18 | 2004-04-29 | 현대모비스 주식회사 | Opening and shutting device of air vent |
JP2009018634A (en) * | 2007-07-10 | 2009-01-29 | Howa Kasei Kk | Register for air blow-off adjustment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0220043A (en) | Manufacture of semiconductor device | |
JPH06275577A (en) | Formation of contact hole of semiconductor device | |
JPS5893270A (en) | Manufacture of semiconductor device | |
JPH09293727A (en) | Manufacture of semiconductor device | |
JPH0497523A (en) | Manufacture of semiconductor device | |
JP2554339B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0265256A (en) | Manufacture of semiconductor device | |
JPS6387741A (en) | Manufacture of semiconductor device | |
JPH04179124A (en) | Manufacture of semiconductor device | |
JPH02134818A (en) | Formation of wiring structure body | |
JPH02292824A (en) | Manufacture of semiconductor device | |
JPH0587973B2 (en) | ||
JPH01117342A (en) | Formation of contact hole | |
JPS62118579A (en) | Manufacture of semiconductor device | |
JPS63307744A (en) | Manufacture of semiconductor device | |
JPS63117428A (en) | Manufacture of semiconductor device | |
JPS6010642A (en) | Manufacture of semiconductor device | |
JPS63312645A (en) | Manufacture of semiconductor device | |
JPH02206115A (en) | Manufacture of semiconductor device | |
JPH0729886A (en) | Formation of contact hole in semiconductor device | |
JPH06151352A (en) | Manufacture of semiconductor device | |
JPS63257248A (en) | Manufacture of semiconductor device | |
JPS63213930A (en) | Manufacture of semiconductor device | |
JPS61296722A (en) | Manufacture of semiconductor device | |
JPH0287621A (en) | Manufacture of semiconductor device |