JPH0497523A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0497523A
JPH0497523A JP21556490A JP21556490A JPH0497523A JP H0497523 A JPH0497523 A JP H0497523A JP 21556490 A JP21556490 A JP 21556490A JP 21556490 A JP21556490 A JP 21556490A JP H0497523 A JPH0497523 A JP H0497523A
Authority
JP
Japan
Prior art keywords
film
mask
polysilicon
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21556490A
Other languages
Japanese (ja)
Inventor
Shinichi Takeshiro
竹城 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21556490A priority Critical patent/JPH0497523A/en
Publication of JPH0497523A publication Critical patent/JPH0497523A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To obtain a pattern of polysilicon film having desired inclination angle with excellent reproducibility by utilizing a photoresist film and an oxide film provided backward the photoresist as a mask for etching of a polysilicon film. CONSTITUTION:A polysilicon film 12 is formed on an oxide film 11 as the base layer on a silicon substrate 10 and moreover an oxide film 13 is formed thereon as a mask. Next, after forming a photoresist film 14 on the film 13, the film 14 is patterned. Next, an oxide film 13A is formed as a second mask using the film 14 as the mask. Moreover, a pattern formation having an inclina tion angle (15 to 45 degrees) is made for the film 12 from the edge part of film 13A to the area just under the edge of the film 14 by executing the isotrop ic etching of the film 12 using the film 14 and film 13A as the mask. Next, the film 14 is removed, leaving a pattern formed by the film 12 and the film 13A. Thereby, a pattern of the polysilicon film having desired inclination angle can be obtained with good reproducibility.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にポリシリコ
ン膜のエツチング方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of etching a polysilicon film.

〔従来の技術〕[Conventional technology]

半導体装置の電極や配線としてポリシリコン膜が用いら
れているが、この上の層間膜等の被覆性を向上させるた
めにポリシリコン膜に傾斜をつけるための製造方法は、
次のように行なわれていた。
Polysilicon films are used as electrodes and wiring in semiconductor devices, and the manufacturing method for slanting the polysilicon film in order to improve the coverage of interlayer films, etc., is as follows:
It was done as follows.

まず、第3図(a)に示すように、シリコン基板10上
に形成された下地酸化膜11の上にポリシリコン膜12
Aを形成する。次に、第3図(b)に示すように、ポリ
シリコン膜12Aの上にホトレジスト膜14Aのパター
ン形成を行なう。その後第3図(c)に示すように、ホ
トレジスト膜14Aをマスクとしてポリシリコン膜12
Aのパターン形成をウェットエツチング等の等方性エツ
チングで行なう。次でポリシリコン膜12Aのエツチン
グ後にホトレジストIll 4Aを除去し、第3図(d
)に示すように、ポリシリコン!12Aのパターンを下
地酸化膜11の上に形成していた。
First, as shown in FIG. 3(a), a polysilicon film 12 is placed on a base oxide film 11 formed on a silicon substrate 10.
Form A. Next, as shown in FIG. 3(b), a photoresist film 14A is patterned on the polysilicon film 12A. Thereafter, as shown in FIG. 3(c), the polysilicon film 12 is removed using the photoresist film 14A as a mask.
The pattern A is formed by isotropic etching such as wet etching. Next, after etching the polysilicon film 12A, the photoresist Ill 4A is removed, and as shown in FIG.
) as shown in polysilicon! A pattern of 12A was formed on the base oxide film 11.

また、この他に傾斜角を有するエツチング方法としてレ
ジスト後退法がある。以下第4図を用いて説明する。
In addition to this, there is a resist retreat method as an etching method having an inclination angle. This will be explained below using FIG.

まず第4図(a)に示すように、下地酸化膜11の上に
ポリシリコン膜12Bを形成し、次でホトレジスト膜1
4Bにホトリソグラフィ技術によりパターン形成する。
First, as shown in FIG. 4(a), a polysilicon film 12B is formed on the base oxide film 11, and then a photoresist film 12B is formed on the base oxide film 11.
A pattern is formed on 4B using photolithography technology.

この際に熱処理等の方法によりホトレジスト膜14Bに
予め傾斜をつけておく。次にポリシリコン膜12Bのパ
ターン形成を行なう時に、異方性でかつホトレジスト膜
14Bとの選択比を下げた条件の下でエツチングを行な
う。前記条件でエツチングを行なうことにより、エツチ
ング後の形状は、第4図(b)に示すように、ホトレジ
スト膜14Bの傾斜角がポリシリコン膜12Bに転写さ
れ、ホトレジスト膜14Bを除去することにより、第4
図(C)に示すように、下地酸化膜11上に傾斜角のつ
いたポリシリコン膜12Bのパターンが形成される。
At this time, the photoresist film 14B is previously tilted by a method such as heat treatment. Next, when patterning the polysilicon film 12B, etching is performed under conditions that are anisotropic and have a low selectivity with respect to the photoresist film 14B. By performing etching under the above conditions, the shape after etching is such that the inclination angle of the photoresist film 14B is transferred to the polysilicon film 12B, and by removing the photoresist film 14B, as shown in FIG. Fourth
As shown in Figure (C), a pattern of polysilicon film 12B with an inclined angle is formed on base oxide film 11.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

以上説明した従来の製造方法では、ポリシリコン膜上に
直接パターン形成されたホトレジスト膜をマスクとして
等方性エツチングにより傾斜角をつけていたために、ポ
リシリコン膜につく傾斜角は45度程度になり、任意の
傾斜角をつけることができないという問題点があった。
In the conventional manufacturing method described above, the tilt angle is created by isotropic etching using a photoresist film patterned directly on the polysilicon film as a mask, so the tilt angle on the polysilicon film is approximately 45 degrees. However, there was a problem in that it was not possible to set an arbitrary angle of inclination.

また、レジスト後退法を使用した場合、ホトレジスト膜
に一定の傾斜角を再現性良くつけることが困難であり、
かつ一般的にポリシリコン膜とホトレジスト膜との選択
比を下げるエツチング条件では、ポリシリコン膜と酸化
膜との選択比も小さくなることが多いという問題点があ
った。
Furthermore, when using the resist regression method, it is difficult to create a constant tilt angle on the photoresist film with good reproducibility.
Furthermore, there is a problem in that etching conditions that generally lower the selectivity between the polysilicon film and the photoresist film often also reduce the selectivity between the polysilicon film and the oxide film.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置の製造方法は、半導体基板上に形成
された下地絶縁膜上にポリシリコン膜、と酸化膜とホト
レジスト膜とを順次形成する工程と、前記ホトレジスト
膜をパターニングし第1のマスクを形成する工程と、前
記第1のマスクを用いて前記酸化膜をエッチグし第1の
マスクより面積の小さい第2のマスクを形成する工程と
、前記第1および第2のマスクを用い前記ポリシリコン
膜をエツチングする工程とを含んで構成される。
A method of manufacturing a semiconductor device according to the present invention includes the steps of sequentially forming a polysilicon film, an oxide film, and a photoresist film on a base insulating film formed on a semiconductor substrate, and patterning the photoresist film to form a first mask. etching the oxide film using the first mask to form a second mask having a smaller area than the first mask; and etching the oxide film using the first and second masks. The method includes a step of etching a silicon film.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a)〜<e>は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。
FIGS. 1A to 1E are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a first embodiment of the present invention.

まず第1図(a)に示すように、シリコン基板10上の
下地酸化膜11の上にポリシリコン族12を形成し、さ
らにマスク用の酸化1113を熱酸化又はCVD法によ
り厚さ0.1μm程度形成する0次に、第1図(b)に
示すように、酸化膜13上にホトレジスト膜14を形成
したのちホトリソグラフィ技術を用いてホトレジスト膜
14のパターン形成を行なう0次にこのホトレジスト酸
化JI114をマスクとして第1図(c)に示すように
、酸化JI113をウェットエツチングによりホトレジ
スト膜14より後退させたエツチングを行ない第2のマ
スクとしての酸化膜13Aを形成する。
First, as shown in FIG. 1(a), a polysilicon group 12 is formed on a base oxide film 11 on a silicon substrate 10, and then an oxide 1113 for a mask is formed to a thickness of 0.1 μm by thermal oxidation or CVD. Next, as shown in FIG. 1(b), a photoresist film 14 is formed on the oxide film 13, and then the photoresist film 14 is patterned using photolithography. Using the JI 114 as a mask, as shown in FIG. 1C, the oxide JI 113 is etched back from the photoresist film 14 by wet etching to form an oxide film 13A as a second mask.

さらに、第1図(d)に示すように、ホトレジスト膜1
4および酸化膜13AをマスクとしてポリシリコンM1
2の等方性エツチングを行なうことにより、ポリシリコ
ン膜12に対して酸化膜13Aの端部からホトレジスト
膜14の端部直下に至る傾斜角(15度〜45度)のつ
いたパターン形成を行なう0次で一般的に使用されてい
る方法でホトレジスト膜14を除去し、第1図(e)に
示すようなポリシリコン族12と酸化M13Aで形成さ
れたパターンを残す。この際にポリシリコン膜12の上
に残った酸化膜13Aはそのまま層間絶縁膜として使用
する。
Furthermore, as shown in FIG. 1(d), the photoresist film 1
4 and oxide film 13A as a mask, polysilicon M1 is
By performing isotropic etching in step 2, a pattern with an inclined angle (15 degrees to 45 degrees) extending from the edge of the oxide film 13A to just below the edge of the photoresist film 14 is formed on the polysilicon film 12. The photoresist film 14 is removed by a method commonly used in zero order, leaving a pattern formed of polysilicon group 12 and oxidized M13A as shown in FIG. 1(e). At this time, the oxide film 13A remaining on the polysilicon film 12 is used as it is as an interlayer insulating film.

本実施例においてポリシリコン族に45度以上の傾斜角
をつける場合には、まず、第1図(c)で示しである酸
化膜13のエツチングの際に、酸化膜13を後退させる
量を少なくする0例えば、厚さ0.3μmのポリシリコ
ン膜12に60度の傾斜角をつける場合には、酸化膜1
3を約0.2μmtIi退させて第2のマスクとする6
次に第1図(d)で示したポリシリコン膜12のエッチ
ングにおいて、弱等方性エツチング(深さ方向のエツチ
ング速度に対し、横方向のエツチング速度が遅いエツチ
ング)を行なうことにより、傾斜角をつける。
In this embodiment, when forming an inclination angle of 45 degrees or more on the polysilicon group, first, when etching the oxide film 13 as shown in FIG. 0 For example, when forming an inclination angle of 60 degrees on the polysilicon film 12 with a thickness of 0.3 μm, the oxide film 1
3 is retracted by about 0.2 μmtIi to form the second mask 6
Next, in the etching of the polysilicon film 12 shown in FIG. Attach.

次に本発明によって傾斜角がつく機構について説明する
Next, a mechanism for creating an inclination angle according to the present invention will be explained.

第1図(C)に示したように、エツチング前の形状は、
下地酸化膜11上のポリシリコン膜12の上には、ホト
レジスト膜14から後退した第2のマスクとしての酸化
膜13Aとホトレジスト膜14が形成されており、ポリ
シリコン膜12とホトレジスト膜14の間に第2のマス
クとしての酸化!13Aの膜厚に等しい隙間15が開い
ている。等方性エツチングを行なうことにより隙間15
に薬液又は反応性ガスが侵入し、ホトレジスト膜14の
下に隠れているポリシリコン膜12もエツチングされる
。隙間15の部分のポリシリコン膜12のエツチング速
度は、ホトレジスト膜14の端部より外側のポリシリコ
ン膜12が露出している部分に比べ、薬液又は反応性ガ
スの供給量が少ないなめに遅くなっている。
As shown in Figure 1(C), the shape before etching is
An oxide film 13A as a second mask and a photoresist film 14 are formed on the polysilicon film 12 on the base oxide film 11, and the photoresist film 14 is formed between the polysilicon film 12 and the photoresist film 14. Oxidation as a second mask! A gap 15 equal to the film thickness of 13A is opened. By performing isotropic etching, the gap 15
A chemical solution or reactive gas enters the etching layer, and the polysilicon film 12 hidden under the photoresist film 14 is also etched. The etching speed of the polysilicon film 12 in the gap 15 is slower than that in the exposed part of the polysilicon film 12 outside the edge of the photoresist film 14 because the amount of chemical solution or reactive gas supplied is smaller. ing.

従って第1図(d)に示したように、ポリシリコン膜1
2の形状はホトレジストM14の端部直下より酸化膜1
3Aの端部に至る傾斜を有する。即ち、ポリシリコン膜
12につける傾斜角(θ)はポリシリコン膜12の膜厚
(1)と第2のマスクとしての酸化膜13Aのホトレジ
スト膜14からの後退量(1)の関数になっており、θ
=jan−Jt/ρ)で表わされる。
Therefore, as shown in FIG. 1(d), the polysilicon film 1
The shape of 2 is the oxide film 1 from just below the edge of the photoresist M14.
It has a slope that reaches the end of 3A. That is, the inclination angle (θ) applied to the polysilicon film 12 is a function of the thickness (1) of the polysilicon film 12 and the amount (1) of retreat of the oxide film 13A as the second mask from the photoresist film 14. Cage, θ
=jan-Jt/ρ).

次に本発明の第2の実施例について図面を参照して説明
する。第2図(a)〜(c)は本発明の第2の実施例を
説明するために工程順に示した半導体チップの断面図で
ある。
Next, a second embodiment of the present invention will be described with reference to the drawings. FIGS. 2(a) to 2(c) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining a second embodiment of the present invention.

第2図(a>に示すように、シリコン基板10上の下地
窒化M21の上にポリシリコン1!12を形成し、次で
ポリシリコン膜12の上にマスク用の酸化M13を形成
する。ホトレジスト膜のパターン形成から第2のマスク
としての酸化膜13Bの形成、ポリシリコン膜12のエ
ツチングおよびホトレジスト膜の除去までの工程は第1
の実施例と同じ操作で行なう。
As shown in FIG. 2 (a), polysilicon 1!12 is formed on the base nitride M21 on the silicon substrate 10, and then oxide M13 for a mask is formed on the polysilicon film 12.Photoresist The steps from film pattern formation to formation of the oxide film 13B as a second mask, etching of the polysilicon film 12, and removal of the photoresist film are the first steps.
Perform the same operation as in the example.

第2図(b)は第1のマスクとしてのホトレジスト膜を
除去した後の半導体チップの断面図である。この状態で
は、下地窒化膜21の上に傾斜角のついたポリシリコン
膜12がパターン形成されており、ポリシリコン膜12
の上に酸化膜13Bが形成されている0次に酸化膜13
Bを、例えばバッフアート弗酸等を使用して選択的にエ
ツチングを行ない、第2図(c)に示すように下地窒化
膜21とポリシリコンM12のみを残す。
FIG. 2(b) is a cross-sectional view of the semiconductor chip after removing the photoresist film serving as the first mask. In this state, the polysilicon film 12 with an inclined angle is patterned on the base nitride film 21, and the polysilicon film 12
The 0th order oxide film 13 on which the oxide film 13B is formed
B is selectively etched using, for example, buffered hydrofluoric acid, leaving only the base nitride film 21 and the polysilicon M12, as shown in FIG. 2(c).

本実施例では、下地にマスク用の酸化膜と異なる窒化膜
を使用しているために、ポリシリコン膜のパターン形成
後にこの酸化膜のみを選択的に除去できる利点がある。
In this embodiment, since a nitride film different from the oxide film for the mask is used as the base, there is an advantage that only this oxide film can be selectively removed after patterning the polysilicon film.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、ポリシリコン膜のエツチ
ングのマスクとしてホトレジスト膜およびホトレジスト
より後退させた酸化膜を使用することにより、ホトレジ
スト膜とポリシリコン膜の間にマスクとしての酸化膜の
膜厚に応じた隙間が生じる。この隙間にポリシリコン膜
をエツチングする際の薬液又は反応性ガスが侵入するの
で、ポリシリコン膜にポリシリコン膜厚(1)と酸化膜
のホトレジスト膜からの後退量i)に応じた傾斜角(θ
)をつけることができる。即ち、マスクとしての酸化膜
の後退量を制御することで、所望の傾斜角を有するポリ
シリコン膜のパターンが再現性良く得られるという効果
がある。
As explained above, the present invention uses a photoresist film and an oxide film that is set back from the photoresist as a mask for etching a polysilicon film. A gap will be created depending on the Since the chemical solution or reactive gas used when etching the polysilicon film enters this gap, the polysilicon film is etched at an inclination angle ( θ
) can be added. That is, by controlling the amount of recession of the oxide film as a mask, it is possible to obtain a polysilicon film pattern having a desired tilt angle with good reproducibility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明の第1及び第2の実施例を説
明するための半導体チップの断面図、第3図及び第4図
は従来技術を説明するための半導体チップの断面図であ
る。 10・・・シリコン基板、11・・・下地酸化膜、12
゜12A、12B・・・ポリシリコン膜、13.13A
・・・酸化膜、14.14A、14B・・・ホトレジス
ト膜、21・・・下地窒化膜。
1 and 2 are sectional views of a semiconductor chip for explaining the first and second embodiments of the present invention, and FIGS. 3 and 4 are sectional views of a semiconductor chip for explaining the prior art. It is. 10... Silicon substrate, 11... Base oxide film, 12
゜12A, 12B...Polysilicon film, 13.13A
...Oxide film, 14.14A, 14B... Photoresist film, 21... Base nitride film.

Claims (1)

【特許請求の範囲】 1、半導体基板上に形成された下地絶縁膜上にポリシリ
コン膜と酸化膜とホトレジスト膜とを順次形成する工程
と、前記ホトレジスト膜をパターニングし第1のマスク
を形成する工程と、前記第1のマスクを用いて前記酸化
膜をエッチグし第1のマスクより面積の小さい第2のマ
スクを形成する工程と、前記第1および第2のマスクを
用い前記ポリシリコン膜をエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法。 2、下地絶縁膜は酸化膜または窒化膜である請求項1記
載の半導体装置の製造方法。
[Claims] 1. A step of sequentially forming a polysilicon film, an oxide film, and a photoresist film on a base insulating film formed on a semiconductor substrate, and patterning the photoresist film to form a first mask. etching the oxide film using the first mask to form a second mask having a smaller area than the first mask; and etching the polysilicon film using the first and second masks. A method for manufacturing a semiconductor device, comprising the step of etching. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the underlying insulating film is an oxide film or a nitride film.
JP21556490A 1990-08-15 1990-08-15 Manufacture of semiconductor device Pending JPH0497523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21556490A JPH0497523A (en) 1990-08-15 1990-08-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21556490A JPH0497523A (en) 1990-08-15 1990-08-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0497523A true JPH0497523A (en) 1992-03-30

Family

ID=16674520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21556490A Pending JPH0497523A (en) 1990-08-15 1990-08-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0497523A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336602A (en) * 2014-07-15 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 Method of making polycrystalline silicon etch sidewall angle
JP2018085389A (en) * 2016-11-21 2018-05-31 東芝メモリ株式会社 Dry etching method and manufacturing method of semiconductor device
US10366893B2 (en) 2014-12-08 2019-07-30 Fuji Electric Co., Ltd. Process for making silicon carbide semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101975A (en) * 1976-02-23 1977-08-26 Mitsubishi Electric Corp Formation of included end face of thin-film layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101975A (en) * 1976-02-23 1977-08-26 Mitsubishi Electric Corp Formation of included end face of thin-film layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336602A (en) * 2014-07-15 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 Method of making polycrystalline silicon etch sidewall angle
US10366893B2 (en) 2014-12-08 2019-07-30 Fuji Electric Co., Ltd. Process for making silicon carbide semiconductor device
JP2018085389A (en) * 2016-11-21 2018-05-31 東芝メモリ株式会社 Dry etching method and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP3406302B2 (en) Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device
JPH04251925A (en) Manufacture of semiconductor device
JPH0497523A (en) Manufacture of semiconductor device
JPH01208831A (en) Manufacture of semiconductor device
JP3371988B2 (en) Processing method of thin film
JPS63258020A (en) Formation of element isolation pattern
JP2597424B2 (en) Method for manufacturing semiconductor device
JP2000260871A (en) Manufacture of semiconductor device
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device
JPS583244A (en) Manufacture of semiconductor device
JPS5911630A (en) Manufacture of semiconductor device
JPH0327521A (en) Manufacture of mos-type transistor
JPS63213930A (en) Manufacture of semiconductor device
JPH0294439A (en) Manufacture of semiconductor device
JPH1032264A (en) Semiconductor device and manufacture thereof
JPH04315433A (en) Manufacture of semiconductor device
JPH0481323B2 (en)
JPH0417363A (en) Manufacture of semiconductor device
JPS63307744A (en) Manufacture of semiconductor device
JPH0220043A (en) Manufacture of semiconductor device
JPS61296722A (en) Manufacture of semiconductor device
JPH0287621A (en) Manufacture of semiconductor device
JPS60261132A (en) Manufacture of semiconductor device
JPS6336547A (en) Manufacture of semiconductor device
JPH06232123A (en) Manufacture of semiconductor device