JPH02197892A - ディスプレイ画像メモリの仮想配置制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は１つの表示画面に対応する複数の画像メモリを
有するグラフィックディスプレイ装置における画像メモ
リの仮想配置を制御する方法に関するもので、 特に複数の画像メモリを一平面上に並列に配置した仮想
の画像メモリを用いて画像データの高速切換え表示等を
行わせ得るようにした画像メモリの仮想配置制御方法に
関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。

【従来の技術】

第３図は画像メモリを有する従来のグラフィックディス
プレイ装置の基本的を構成を示すブロック図である。同
図において８は画像を表示するためのＣＲＴ、７はＣＲ
Ｔ８へ画像データを送るビデオ信号発生回路、６は画像
情報を点列に展開して記憶しておく画像メモリ、５は画
像情報を点列に変換するなど画像メモリ６への展開可能
な形へと処理を行うベクタ／ラスタ変換回路、４は画像
データに対し拡大、縮小、移動などの変換を行う像変換
回路、２は画像メモリ６への描画制御と同時にＣＲＴ表
示のタイミング信号を発生し、画像メモリ６からデータ
を出力するための表示アドレスの発生などを行うディス
プレイ制御回路である。 表示を行う場合には画像情報をベクタ／ラスタ変換回路
５で処理してビットパターンを発生する。 その結果を画像メモリ６上に展開して記憶させ、この記
憶データをラスク走査（ＴＶ方式）で順次ＣＲＴＢ上に
表示する。画像メモリ６上には画面の表示ドツト毎に色
彩９色調を順次、左から右。 上から下へと１画面分を全て保持している。画像ＭＸＮ
画素、１画素＝ｎビットとすると、第４図に示すように
画像メモリ６はＭＸＮビットのメモリ面６１．６２・・
・をｎｉ、つまり６ｎまで重ね合わせたものと見なし、
１画素ごとにｎビットのコード（画素コードという）Ｐ
Ｃと、このコード値に対してＲ，Ｇ、Ｂの各色の有無を
割付けるためのカラーテーブルＣＴとの対応により２０
個の色を表わすことができる。 表示色数については、一般にＣＡＤの場合は１６色程度
５画像処理では自然な色調の再現から最低でも２５６色
必要となっている。さらにアニメーションにおいては画
素数よりも色数が重要でＲ，Ｇ。 Ｂ各８ビットで合計２４ビツトを必要とされており、表
示色数に重点が置かれている傾向にある。

【発明が解決しようとする課題】

前述のように、従来のグラフィックディスプレイ装置に
おいては画像メモリを重畳的に使用することが一般的で
あり、画面上で表示１参照できる画像情報量は１枚の画
像メモリのサイズにより制約され、表示色数を抑えて画
像メモリ空間を広（して表示することができなかった。 また画像メモリサイズの制約および使用方法によって以
下のような問題があった。 （１）画面上での画像データの表示、参照範囲に限界が
ある。 （２）画像データの精度に限界がある。 （３）広範囲画像を任意に切出して表示することができ
ない。 そこでこの発明はグラフィックディスプレイ装置が持つ
複数枚の画像メモリを１枚の画像メモリと見なして広範
囲の仮想画像メモリとして使用することを可能とする手
段を提供し、それにより画像情報の画面上での表示、参
照範囲を拡大させることを課題とする。

【課題を解決するための手段】

前記の課題を解決するために本発明の方法はｒ　（ＣＲ
Ｔ８などの）１つの表示画面に対応する複数の画像メモ
リ（６Ａ〜６Ｄなど）を備えたディスプレイ装置におい
て、 （画像メモリ構成設定回路９．構成情報記憶メモリ１１
．ラスタデータ配置回路１０などを介し）前記の複数の
画像メモリを並列に、かつこの並列部分の画像メモリの
層数が一様になるように配置してなる仮想の画像メモリ
から前記表示画面に対応する領域を切り出して表示する
ように１するものとする。

【作　用】

この発明は画像メモリを有するグラフィックディスプレ
イ装置に対し、ハード的に画像メモリの画素数を増やす
ことな（、本来、装置が持つ画像メモリを複数並列に組
合わせて１枚の広範囲な仮想画像メモリ空間を実現し、
その空間上にＣＲＴ画面を対応させ画像情報を展開する
ようにしたものである。

【実施例］ 以下第１図および第２図に基づいて本発明の詳細な説明
する。 第２図はこの発明の原理説明図で、この例は２０４８　
Ｘ　２０４８　Ｘ　１ビツトの仮想画像メモリ空間を１
０２４　Ｘ　１０２４ビツトの画像メモリを４層使用し
て構成した場合を示している。同図において６は画像メ
モリ空間であり、１０２４　Ｘ　１０２４ビツトの４つ
の画像メモリ６Ａ〜６Ｄに分割されている。従来の方法
では同図２３のように各画像メモリ６Ａ〜６Ｄを重ね合
わせて使用するのに対し、本発明では各画像メモリを例
えば同図２Ｐに示すように配置して１枚の仮想的な画像
メモリ空間２Ｐを構成する。 この仮想画像メモリ空間上での矩形領域（ＡＢＣＤ）が
ＣＲＴ画面空間に対応しているとすると、この領域（Ａ
ＢＣＤ）に相当する画像メモリ上の１画素１ビツトのデ
ータを左から右、上から下へと順次アクセスする。この
ため各画像メモリ６Ａ〜６Ｄが仮想画像メモリ空間２Ｐ
をどのように構成しているのか、および仮想画像メモリ
区間２Ｐ上のどの領域をＣＲＴ画面に対応させるのかが
判明すれば、各画像メモリ６Ａ〜６Ｄの矩形領域（ＡＢ
ＣＤ）上での境界は仮想画像メモリの層数（第２図では
１層）により決まるため、各画像メモリ６Ａ〜６Ｄ内の
矩形領［（ＡＢＣＤ）に対応する領域に点列に変換され
たデータを書き込む。 このとき矩形領域（ＡＢＣＤ）が複数の画像メモリに跨
がる場合は、画像メモリへのデータの書き込み位置を切
換える。この画像データを出力する際は各画像メモリ６
八〜６Ｄからのデータ出力の切換えを行いながら、出力
されたコードデータをＣＲＴＢ側へ送る。 第１図はこの発明の一実施例としての構成を示すブロッ
ク回路図で第３図に対応するものである。 ９．１０．１１は本発明を実現する上で新たに必要とな
るデバイスである。以下、その動作についてその流れに
沿って説明する。 ■　ｌはグラフィックディスプレイ装置を接続する計算
機であり、この計算機１より送られた画像データはディ
スプレイ制御回路２によりセグメントバッファ３へ格納
される。 ■　画像表示においてはディスプレイ制御回路２がセグ
メントバッファ３に格納された画像データを読み出し、
像変換回路４で必要に応じて画像に拡大、縮小、移動な
どの変換を行って、ベクタ／ラスタ変換回路５により、
画像メモリへ展開可能な形式へ変換する。 ■　ステップ■において、展開されたデータを画像メモ
リ６（６Ａ〜６Ｄ）へ書き込む。 ■　このとき工０のラスタデータ配置回路は９の画像メ
モリ構成設定回路によってあらかじめ設定された画像メ
モリ構成情報を１１の構成情報記憶メモリより読み出し
、画像メモリ６Ａ〜６Ｄへのデータの配置を制御する。 ■　画像メモリ６Ａ〜６Ｄにラスタデータが書き込まれ
ると、画像メモリの１画素に対して表示色に対応したコ
ードデータが画像メモリ６Ａ〜６Ｄからビデオ信号発生
回路７に順次送られる。このビデオ信号発生回路７では
送られたコードデータによりカラー設定テーブルを参照
し、ＲＧＢ信号に変換してこの変換された画像データを
ＣＲＴ８へ表示する。上記の処理においてステップ■が
新たに加わった処理である。 【発明の効果】 この発明によれば、従来重畳的に配置していた画像メモ
リを並列的に配置することを可能とし、画像データの高
速切換を表示等に効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例としての構成を示すブロック
回路図、第２図は本発明の原理説明図、第３は第１図に
対応する従来のブロック回路図、第４図は画像メモリの
構成の説明図である。 １：計算機、２：ディスプレイ制御回路、３：セグメン
トバッファ、４：像変換回路、５：ベクタ／ラスタ変換
回路、６：画像メモリ、７：ビデオ信号発生回路、８：
ＣＲＴ、９：画像メモリ構成設定回路、１０：ラスタデ
ータ配置回路、１１：構成情報記憶メモリ。 第 ２図 第４図 平成　２年３月　６日

Claims (1)

1. 【特許請求の範囲】 １）１つの表示画面に対応する複数の画像メモリを備え
   たディスプレイ装置において、 前記の複数の画像メモリを並列に、かつこの並列部分の
   画像メモリの層数が一様になるように配置してなる仮想
   の画像メモリから前記表示画面に対応する領域を切り出
   して表示するようにしたことを特徴とするディスプレイ
   画像メモリの仮想配置制御方法。