JPH02194685A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH02194685A JPH02194685A JP1434989A JP1434989A JPH02194685A JP H02194685 A JPH02194685 A JP H02194685A JP 1434989 A JP1434989 A JP 1434989A JP 1434989 A JP1434989 A JP 1434989A JP H02194685 A JPH02194685 A JP H02194685A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- evaporation prevention
- evaporation
- upper cladding
- prevention layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000001704 evaporation Methods 0.000 claims abstract description 52
- 230000008020 evaporation Effects 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 238000005253 cladding Methods 0.000 claims description 41
- 230000002265 prevention Effects 0.000 claims description 39
- 230000031700 light absorption Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- 239000002019 doping agent Substances 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000003449 preventive effect Effects 0.000 abstract 3
- 230000010748 Photoabsorption Effects 0.000 abstract 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、半導体レーザの製造方法に関し、詳しく言
えば、半導体レーザの順方向電圧を低くすることができ
る製造方法に関する。
えば、半導体レーザの順方向電圧を低くすることができ
る製造方法に関する。
（ロ）従来の技術
従来の半導体レーザの製造方法としては、例えば以下の
ものが知られている。この製造方法は、以下のｉ −ｉ
ｖの工程により構成されている。
ものが知られている。この製造方法は、以下のｉ −ｉ
ｖの工程により構成されている。
ｉ：ＭＢＥ（分子線エピタキシ）装置の成長室内に導入
されたＧａＡｓ基板の表面に、下部クラッド層と、活性
層と、第１の上部クラッド層光吸収層と蒸発防止層とを
積層する第１の成長工程 ｉｉ：この積層されたＧａＡｓ基板を成長室から取り出
し、前記光吸収層まで達する深さのストライプ溝を形成
するホトエツチング工程 ｉｉｉ ：このストライプ溝が形成されたＧａＡｓ基板
を加熱して光吸収層を選択的に蒸発させる再蒸発工程 ｉｖ：この光吸収層を蒸発させたＧａＡｓ基板に、第２
の上部クラッド層およびキャップ層とを積層する第２の
成長工程。
されたＧａＡｓ基板の表面に、下部クラッド層と、活性
層と、第１の上部クラッド層光吸収層と蒸発防止層とを
積層する第１の成長工程 ｉｉ：この積層されたＧａＡｓ基板を成長室から取り出
し、前記光吸収層まで達する深さのストライプ溝を形成
するホトエツチング工程 ｉｉｉ ：このストライプ溝が形成されたＧａＡｓ基板
を加熱して光吸収層を選択的に蒸発させる再蒸発工程 ｉｖ：この光吸収層を蒸発させたＧａＡｓ基板に、第２
の上部クラッド層およびキャップ層とを積層する第２の
成長工程。
（ハ）発明が解決しようとする課題
上記従来の製造方法で製造された半導体レーザでは、ス
トライプ溝で第１の上部クラッド層と、第２の上部クラ
ッド層とが接するが、両者の界面において界面順位が生
じ、順方向電圧■、が高くなる問題点があった。
トライプ溝で第１の上部クラッド層と、第２の上部クラ
ッド層とが接するが、両者の界面において界面順位が生
じ、順方向電圧■、が高くなる問題点があった。
この問題点は、第１の上部クラッド層のキャリア濃度を
高めることにより解決できるかにみえる。
高めることにより解決できるかにみえる。
しかしながら、第１の上部クラッド層のキャリア濃度を
高めると、発振開始電流ｒｔｈ等他等地性が低下してし
まう問題点があった。
高めると、発振開始電流ｒｔｈ等他等地性が低下してし
まう問題点があった。
この発明は上記に鑑みなされたもので、他の特性を打１
なうことなく、順方向電圧■、の低い半導体レーザを製
造する方法の提供を目的としている。
なうことなく、順方向電圧■、の低い半導体レーザを製
造する方法の提供を目的としている。
（ニ）課題を解決するための手段
上記課題を解決するため、この発明の半導体レーザの製
造方法は、 ＭＢＥ装置の成長室内に導入された半導体基板の表面に
下部クラッド層と、活性層と、第一の上部クラッド層と
、光吸収層と、蒸発防止層とを積層して形成する第１の
成長工程と、 この積層された半導体基板を成長室から取り出して、前
記光吸収層まで達する深さのストライプ溝を形成するホ
トエツチング工程と、 このストライプ溝を形成された半導体基板をＭＢＥ装置
の成長室内に導入し、この半導体基板を加熱して光吸収
層を選択的に蒸発させる再蒸発工程と、 この光吸収層を蒸発させた半導体基板に第２の上部クラ
ッド層およびキャップ層とを積層する第２の成長工程と
を備えてなるものにおいて、前記第２の成長工程では、
第２の上部クラッド層のキャリア濃度が、前記第１の上
部クラッド層のキャリア濃度より高くなるよう、第２の
上部クランド層を成長させると共に、 前記第２の成長工程後、前記半導体基板のキャップ層上
に第２の蒸発防止層を形成する蒸発防止層形成工程と、 この第２の蒸発防止層の形成された半導体基板をアニー
ル工程に導入し、所定時間所定温度で加熱するアニール
工程と、 このアニールの終了した半導体基板をアニール炉より取
出し、第２の蒸発防止層を除去する第２の蒸発防止層エ
ツチング工程とを加えたことを特徴とするものである。
造方法は、 ＭＢＥ装置の成長室内に導入された半導体基板の表面に
下部クラッド層と、活性層と、第一の上部クラッド層と
、光吸収層と、蒸発防止層とを積層して形成する第１の
成長工程と、 この積層された半導体基板を成長室から取り出して、前
記光吸収層まで達する深さのストライプ溝を形成するホ
トエツチング工程と、 このストライプ溝を形成された半導体基板をＭＢＥ装置
の成長室内に導入し、この半導体基板を加熱して光吸収
層を選択的に蒸発させる再蒸発工程と、 この光吸収層を蒸発させた半導体基板に第２の上部クラ
ッド層およびキャップ層とを積層する第２の成長工程と
を備えてなるものにおいて、前記第２の成長工程では、
第２の上部クラッド層のキャリア濃度が、前記第１の上
部クラッド層のキャリア濃度より高くなるよう、第２の
上部クランド層を成長させると共に、 前記第２の成長工程後、前記半導体基板のキャップ層上
に第２の蒸発防止層を形成する蒸発防止層形成工程と、 この第２の蒸発防止層の形成された半導体基板をアニー
ル工程に導入し、所定時間所定温度で加熱するアニール
工程と、 このアニールの終了した半導体基板をアニール炉より取
出し、第２の蒸発防止層を除去する第２の蒸発防止層エ
ツチング工程とを加えたことを特徴とするものである。
（ホ）作用
この発明の半導体レーザの製造方法では、アニール工程
において、第２の上部クラッド層より第１の上部クラッ
ド層へドーパントが拡散し、第１の上部クラッド層の界
面部のキャリア濃度が高くなり、直列抵抗成分が減少し
て、順方向電圧■、が下がる。一方、第１の上部クラッ
ド層の界面部以外の部分では、キャリア濃度が従来のま
まであるから、発振開始電流■い等その他の特性が損な
われることはない。
において、第２の上部クラッド層より第１の上部クラッ
ド層へドーパントが拡散し、第１の上部クラッド層の界
面部のキャリア濃度が高くなり、直列抵抗成分が減少し
て、順方向電圧■、が下がる。一方、第１の上部クラッ
ド層の界面部以外の部分では、キャリア濃度が従来のま
まであるから、発振開始電流■い等その他の特性が損な
われることはない。
前記アニール工程では、半導体基板が高温にされるため
、キャップ層やその他の層が蒸発してしまうおそれがあ
る。そこで、アニール工程の前に第２の蒸発防止層形成
工程を設け、第２の蒸発防止層を形成して、アニール工
程中にキャップ層等が蒸発するのを防止する。この第２
の蒸発防止層は、アニール工程終了後は不要となるので
、第２の蒸発防止層エツチング工程において除去される
。
、キャップ層やその他の層が蒸発してしまうおそれがあ
る。そこで、アニール工程の前に第２の蒸発防止層形成
工程を設け、第２の蒸発防止層を形成して、アニール工
程中にキャップ層等が蒸発するのを防止する。この第２
の蒸発防止層は、アニール工程終了後は不要となるので
、第２の蒸発防止層エツチング工程において除去される
。
（へ）実施例
この発明の一実施例を図面に基づいて以下に説明する。
・第１の成長工程
まず、Ｎ型ＧａＡｓ基板２を用意し、この基板２を図示
しないＭＢＥ装置のモリブテン（Ｍｏ）台−ヒに装着す
る。ＭＢＥ装置成長室内では、蒸発源に入れられた原料
物質や不純物（ドーパント）が分子線の形で蒸発させら
れる。この分子線を蒸発源のシャッタを制御して、以下
の各層３〜７を順次成長させる（第１図参照）。
しないＭＢＥ装置のモリブテン（Ｍｏ）台−ヒに装着す
る。ＭＢＥ装置成長室内では、蒸発源に入れられた原料
物質や不純物（ドーパント）が分子線の形で蒸発させら
れる。この分子線を蒸発源のシャッタを制御して、以下
の各層３〜７を順次成長させる（第１図参照）。
すなわち、Ｎ型のＡＩＸＧ、、−ＸＡ、（Ｘ＝０．６）
よりなる下部クラッド層３、／ｌＸＧ、、−、Ａ。
よりなる下部クラッド層３、／ｌＸＧ、、−、Ａ。
（Ｘ＝０．１５）よりなる活性層４、Ｐ型Ａｆ、Ｇ□−
８Ａ、（Ｘ＝０．６）よりなる第１の上部クラッド層５
、Ｎ型ＧａＡＳよりなる光吸収層６、Ｎ型のＡｆ。
８Ａ、（Ｘ＝０．６）よりなる第１の上部クラッド層５
、Ｎ型ＧａＡＳよりなる光吸収層６、Ｎ型のＡｆ。
Ｇ□−ＸＡ、 （Ｘ＝０．１５）よりなる蒸発防止層
７が順に積層されていく。なお、上に示したＡｆｆｉ組
織Ｘの値は一例であり適宜変更可能である。
７が順に積層されていく。なお、上に示したＡｆｆｉ組
織Ｘの値は一例であり適宜変更可能である。
・ホトエツチング工程
前記積層されたＧａＡｓ基板２は、ＭＢＥ装置成長室内
より外部に取り出された後、ストライプ溝が形成される
べき部分以外の蒸発防止層７をホトレジスト８で覆う（
第２図参照）。そして、光吸収層６がわずかに（例えば
１０００人程度）残るように、蒸発防止層７と光吸収ｌ
Ｗ６とをそれぞれエツチングしてストライプ溝９を形成
する。
より外部に取り出された後、ストライプ溝が形成される
べき部分以外の蒸発防止層７をホトレジスト８で覆う（
第２図参照）。そして、光吸収層６がわずかに（例えば
１０００人程度）残るように、蒸発防止層７と光吸収ｌ
Ｗ６とをそれぞれエツチングしてストライプ溝９を形成
する。
・再蒸発工程
ホトレジスト８を除去した後、再びＧａＡｓ基板２をＭ
ＢＥ装置成長室内に導入し、Ａｓ分子線を当てつつ、Ｇ
ａ Ａ ｓ基手Ｆｊ、２を６５０°Ｃ〜８５０″Ｃ程
度（好ましくは約７６０°Ｃ）の温度で加熱する。
ＢＥ装置成長室内に導入し、Ａｓ分子線を当てつつ、Ｇ
ａ Ａ ｓ基手Ｆｊ、２を６５０°Ｃ〜８５０″Ｃ程
度（好ましくは約７６０°Ｃ）の温度で加熱する。
この間ＧａＡｓ基板に付着した不純物が蒸発し、また、
残された光吸収層６も蒸発して第１の上部クラッド層５
がストライブ溝９底部に露出する。
残された光吸収層６も蒸発して第１の上部クラッド層５
がストライブ溝９底部に露出する。
・第２の成長工程
次いで、ＧａＡｓ基ｖｉ２上に第２の上部クラッド層１
０を成長させる（第３図参照）。この第２の上部クラッ
ド層１０は、Ｐ＋型のＡｌｖＧ、−。
０を成長させる（第３図参照）。この第２の上部クラッ
ド層１０は、Ｐ＋型のＡｌｖＧ、−。
Ａｓ（例えばＡｆ組成Ｙ＝０．６）よりなり、第１の上
部クラッド層５よりもキャリア濃度が１桁高くされてい
る。例えば、第１の上部クラッド層５のキャリア濃度が
３ ＸＩＯ”ｃｍ−’ならば、第２の上部クラッド層１
０のキャリア濃度が３ Ｘ １０ ”ｃｍ−’程度とさ
れる。
部クラッド層５よりもキャリア濃度が１桁高くされてい
る。例えば、第１の上部クラッド層５のキャリア濃度が
３ ＸＩＯ”ｃｍ−’ならば、第２の上部クラッド層１
０のキャリア濃度が３ Ｘ １０ ”ｃｍ−’程度とさ
れる。
第２の上部クラッド層１０には、続いてＰ゛型ＧａＡｓ
よりなるキャップＮｌｌが積層される。
よりなるキャップＮｌｌが積層される。
・第２の蒸発防止層形成工程
第２の成長工程が終了した基板２は、そのままＭＢＥ装
置成長室内に留めおかれキャップ層１１上に、第２の蒸
発防止層１３が成長させられる。
置成長室内に留めおかれキャップ層１１上に、第２の蒸
発防止層１３が成長させられる。
この第２の蒸発防止層１３は、Ａ２□ｃｍｔ−ｚへ＊よ
りなり、Ａｆ組成Ｚは例えば０．１５とされる。
りなり、Ａｆ組成Ｚは例えば０．１５とされる。
第２の蒸発防止層１３を形成する他の工程としては、基
板２をＭＢＥ装置成長室より取り出し、ＣＶ Ｄ （Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）又は、Ｐ Ｖ Ｑ （Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ、蒸着、スパック等）装置内に
導入し、ＳｉＮｘ、ＳｉＯ□等の薄膜を第２の蒸発防止
層１３として形成することができる。
板２をＭＢＥ装置成長室より取り出し、ＣＶ Ｄ （Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）又は、Ｐ Ｖ Ｑ （Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ、蒸着、スパック等）装置内に
導入し、ＳｉＮｘ、ＳｉＯ□等の薄膜を第２の蒸発防止
層１３として形成することができる。
一般的にＣＶＤ装置又はＰＶＤ装置は、ＭＢＥ装置と比
較して処理能力が高い、すなわち、−度に複数の基板を
処理できるので、大量生産が要求される場合には、後者
の工程が好ましいと言える。
較して処理能力が高い、すなわち、−度に複数の基板を
処理できるので、大量生産が要求される場合には、後者
の工程が好ましいと言える。
しかし、ＭＢＥ装置の他にＣＶＤ装置又はＰＶＤ装置が
必要であり、かつＭＢＥ装置よりＣＶＤ装置又はＰＶＤ
装置に基板を移しかえる手間が増えるので、必ずしも後
者が前者よりも優れているとは言えない。
必要であり、かつＭＢＥ装置よりＣＶＤ装置又はＰＶＤ
装置に基板を移しかえる手間が増えるので、必ずしも後
者が前者よりも優れているとは言えない。
・アニール工程
第２の蒸発防止層１３が形成された基板２は、ＭＢＥ装
置（ＣＶＤ装置又はＰＶＤ装置）より取り出され、アニ
ール炉（図示せず）内へ導入される。
置（ＣＶＤ装置又はＰＶＤ装置）より取り出され、アニ
ール炉（図示せず）内へ導入される。
アニール炉内で基板２は、６５０°Ｃ〜８００°Ｃ程度
まで加熱され、その温度で数分間から数十分間保持され
る。この間第２の上部クラッド層１０より第１の上部ク
ラッドＭ５へのドーパントが拡散して行き、上部クラッ
ド層界面部５ａのキャリア濃度が高まる。一方、第２の
蒸発防止層１３により、キャップ層１１等が蒸発して損
なわれるのが防止される。
まで加熱され、その温度で数分間から数十分間保持され
る。この間第２の上部クラッド層１０より第１の上部ク
ラッドＭ５へのドーパントが拡散して行き、上部クラッ
ド層界面部５ａのキャリア濃度が高まる。一方、第２の
蒸発防止層１３により、キャップ層１１等が蒸発して損
なわれるのが防止される。
・第２の蒸発防止層エツチング工程
アニールの終了した基板２は、アニール炉内より取り出
され、第２の蒸発防止層１３がエツチングにより除去さ
れる。その後基板２には従来と同様に、電極１２ａ、１
２ｂが形成される。
され、第２の蒸発防止層１３がエツチングにより除去さ
れる。その後基板２には従来と同様に、電極１２ａ、１
２ｂが形成される。
こうして得られた半導体レーザｌは、第１の上部クラッ
ド層界面部５ａのキャリア濃度が高められているから、
直列抵抗成分を抑えられ、順方向電圧ｖＦが低くなる。
ド層界面部５ａのキャリア濃度が高められているから、
直列抵抗成分を抑えられ、順方向電圧ｖＦが低くなる。
一方、第１の上部クラ・ンド層５の界面部５ａ以外の部
分のキャリア濃度は従来のままであるから、発振開始電
流■、等地の特性が損なわれることはない。
分のキャリア濃度は従来のままであるから、発振開始電
流■、等地の特性が損なわれることはない。
（ト）発明の詳細
な説明したように、この発明の半導体レーザの製造方法
は、第２の成長工程で、第２の上部クラッド層のキャリ
ア濃度が、前記第１の上部クラッド層のキャリア濃度よ
り高くなるよう、第２の上部クラッド層を成長させると
共に、この第２の成長工程終了後、前記半導体基板のキ
ャップ層上に第２の蒸発防止層を形成する蒸発防止層形
成工程と、この第２の蒸発防止層を形成された半導体基
板をアニール炉に導入し、所定時間所定温度で加熱する
アニール工程と、このアニールの終了した半導体基板を
アニール炉より取り出し、第２の蒸発防止層を除去する
第２の蒸発防止層エンチング工程とを加えたものである
。従って、発振開始電流ｒｔｈ等他等地性を損なうこと
なく、順方向電圧■、を下げた半導体レーザを製造でき
る利点を有している。
は、第２の成長工程で、第２の上部クラッド層のキャリ
ア濃度が、前記第１の上部クラッド層のキャリア濃度よ
り高くなるよう、第２の上部クラッド層を成長させると
共に、この第２の成長工程終了後、前記半導体基板のキ
ャップ層上に第２の蒸発防止層を形成する蒸発防止層形
成工程と、この第２の蒸発防止層を形成された半導体基
板をアニール炉に導入し、所定時間所定温度で加熱する
アニール工程と、このアニールの終了した半導体基板を
アニール炉より取り出し、第２の蒸発防止層を除去する
第２の蒸発防止層エンチング工程とを加えたものである
。従って、発振開始電流ｒｔｈ等他等地性を損なうこと
なく、順方向電圧■、を下げた半導体レーザを製造でき
る利点を有している。
第１図、第２図、第３図、第４図及び第５図は、この発
明の一実施例に係る半導体レーザの製造工程を説明する
図である。 ２：ＧａＡｓ基板、３；下部クラッド層、４：活性層、
５：第１の上部クラ・ンド層、６：光吸収暦、
７：第１の蒸発防止層、９ニスドライブ溝、 ｌＯ：第２の上部クラッド層、 １１：キャップ層、１３：第２の蒸発防止層。 特許出願人 ローム株式会社代理人 弁理
士 中 村 茂 信３・下Ｉン２つ、ンド層 第１図 第 図 第 図 第 図
明の一実施例に係る半導体レーザの製造工程を説明する
図である。 ２：ＧａＡｓ基板、３；下部クラッド層、４：活性層、
５：第１の上部クラ・ンド層、６：光吸収暦、
７：第１の蒸発防止層、９ニスドライブ溝、 ｌＯ：第２の上部クラッド層、 １１：キャップ層、１３：第２の蒸発防止層。 特許出願人 ローム株式会社代理人 弁理
士 中 村 茂 信３・下Ｉン２つ、ンド層 第１図 第 図 第 図 第 図
Claims (3)
- （１）ＭＢＥ装置の成長室内に導入された半導体基板の
表面に下部クラッド層と、活性層と、第一の上部クラッ
ド層と、光吸収層と、蒸発防止層とを積層する第１の成
長工程と、 この積層された半導体基板を成長室から取り出して、前
記光吸収層まで達する深さのストライプ溝を形成するホ
トエッチング工程と、 このストライプ溝を形成された半導体基板をＭＢＥ装置
の成長室内に導入し、この半導体基板を加熱して光吸収
層を選択的に蒸発させる再蒸発工程と、 この光吸収層を蒸発させた半導体基板に第２の上部クラ
ッド層およびキャップ層とを積層する第２の成長工程と
を備えてなる半導体レーザの製造方法において、 前記第２の成長工程では、第２の上部クラッド層のキャ
リア濃度が、前記第１の上部クラッド層のキャリア濃度
より高くなるよう、第２の上部クラッド層を成長させる
と共に、 前記第２の成長工程後、前記半導体基板のキャップ層上
に第２の蒸発防止層を形成する蒸発防止層形成工程と、 この第２の蒸発防止層の形成された半導体基板をアニー
ル炉内に導入し、所定時間所定温度で加熱するアニール
工程と、 このアニールの終了した半導体基板をアニール炉より取
出し、第２の蒸発防止層を除去する第２の蒸発防止層エ
ッチング工程とを加えたことを特徴とする半導体レーザ
の製造方法。 - （２）前記第２の蒸発防止層形成工程は、前記第２の成
長工程終了後前記半導体基板をＭＢＥ装置成長室内に留
め置き、ＭＢＥにより、第２の蒸発防止層を成長させる
特許請求の範囲第１項記載の半導体レーザの製造方法。 - （３）前記第２の蒸発防止層形成工程は、前記第２の成
長工程終了後、前記半導体基板をＭＢＥ装置成長室より
取出し、ＣＶＤ装置又はＰＶＤ装置に導入し、ＣＶＤ又
はＰＶＤにより第２の蒸発防止層を形成する特許請求の
範囲第１項記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1434989A JPH02194685A (ja) | 1989-01-24 | 1989-01-24 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1434989A JPH02194685A (ja) | 1989-01-24 | 1989-01-24 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194685A true JPH02194685A (ja) | 1990-08-01 |
| JPH0572116B2 JPH0572116B2 (ja) | 1993-10-08 |
Family
ID=11858590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1434989A Granted JPH02194685A (ja) | 1989-01-24 | 1989-01-24 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268471A (ja) * | 1990-03-19 | 1991-11-29 | Sharp Corp | 半導体レーザおよびその製造方法 |
-
1989
- 1989-01-24 JP JP1434989A patent/JPH02194685A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268471A (ja) * | 1990-03-19 | 1991-11-29 | Sharp Corp | 半導体レーザおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572116B2 (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114876A (en) | Selective epitaxy using the gild process | |
| KR930004128B1 (ko) | 반도체 레이저 | |
| JPH0732265B2 (ja) | ホウケイ酸ガラスを有する半導体装置の製造方法 | |
| JPH02194685A (ja) | 半導体レーザの製造方法 | |
| KR940010157B1 (ko) | 반도체장치의 제조방법 | |
| JPH1050616A (ja) | エピタキシャルウェーハの製造方法 | |
| JPS5818976A (ja) | 光電変換装置作製方法 | |
| JPS6142987A (ja) | 半導体レ−ザの製造方法 | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| JPH069273B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH02194684A (ja) | 半導体レーザの製造方法 | |
| JPH042119A (ja) | 不純物拡散方法 | |
| JP3154430B2 (ja) | Ａｌ Ｇａ Ａｓ 薄膜成長方法 | |
| JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
| JPS6129190A (ja) | 半導体レ−ザの製造方法 | |
| JPH0581197B2 (ja) | ||
| JPH03201440A (ja) | 半導体基板の裏面歪形成方法 | |
| JPH05211345A (ja) | 面発光型発光ダイオードおよびその製造方法 | |
| JPH02194683A (ja) | 半導体レーザ | |
| JPS6378519A (ja) | 半導体装置の製造方法 | |
| JPH08330625A (ja) | ＳｉＧｅ半導体光素子 | |
| JPS58212132A (ja) | 化合物半導体装置の製造方法 | |
| JPS6163078A (ja) | 半導体レ−ザの製造方法 | |
| JPH02194682A (ja) | 半導体レーザの製造方法 | |
| JPS6030097B2 (ja) | 不純物拡散層の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |