JPH0219433B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はレーダ・デイテクタに関し、殊にシン
グル・コンバージヨン方式のレーダ・デイテクタ
で問題になる、正規のレーダ電波以外の他のレー
ダ・デイテクタから輻射される電波による誤動作
防止機能を有するレーダ・デイテクタに関する。

昨今、各種の物体の速度や距離、乃至は物体の
存在を検出、測定するのにレーダ電波を用いるこ
とが多くなつてきている。これに伴い、こうした
レーダ電波が輻射されているか否かを検出するた
めのレーダ・デイテクタもまた必要とされること
が多くなつてきた。

このようなレーダ・デイテクタにはその受信方
式において幾種類かあるが、殊に簡単な構成で足
りるシングル・コンバージヨン方式のレーダ・デ
イテクタが汎用されるに至つている。然し、この
方式のレーダ・デイテクタには、パルス幅が極め
て短く、かつ単発性で時間的に再現性のないパル
ス性の外来雑音に弱い上に、近くにある他の同様
な受信方式のレーダ・デイテクタの発生する不要
輻射信号電波（特にその局部発振周波数の漏れが
支配的）によつても誤動作し、検出対象とする一
定周波数の連続波または一定周波数であるが所定
のパルス幅以上のパルス波による正規のレーダ電
波の入感と誤認識する可能性が高い欠点があつ
た。

本発明はこのような実情に鑑み、受信検出部の
構成が簡単な故に汎用されているシングル・コン
バージヨン方式のレーダ・デイテクタにおいて、
上記のようなパルス性の雑音や他のレーダ・デイ
テクタの発する電波雑音に強い構成の誤動作防止
回路を組み込んだレーダ・デイテクタを提供せん
とするものである。そしてまた、この主たる目的
を達成するためにも、その回路構成は徒らに複雑
化することのないように図つている。

この目的を達成するための本発明の構成を先ず
概説すれば、本発明のレーダ・デイテクタは、一
定周波数の連続波または一定周波数で所定のパル
ス幅以上のパルス波として入射するレーダ電波信
号Srを周波数変換する混合器２を有すると共に
検波回路３を有し、該混合器に与えられる局部発
振周波数の或る掃引時点において上記レーダ電波
信号に同調した場合に上記検波回路から検波信号
（SdまたはSc）を発生するレーダ電波信号受信部
１と； 上記局部発振周波数を掃引するためのパルスを
一定周期Tmで出力する第一のパルス列信号Saの
発生器１２と； 該第一パルス列信号発生器１２とは異なる周期
Tnのパルス列信号Sbを非同期的に発生する第二
パルス列信号発生器１３と； 上記検波回路３の検波出力Sdに応じた論理出
力Siにより、上記第二パルス列信号発生器の周期
Tnを上記第一パルス列信号発生器の周期Tmに
同期させるように変更する周期変更回路２２と； 上記第一、第二パルス列信号発生器の両出力パ
ルスSa，Sbを監視し、両パルスが或る時間毎に
一致することがあるか否かを検出する非同期／同
期検出回路１８； 上記第一、第二パルス列信号発生器の両出力パ
ルスSa，Sbの予定時間以上に亘る不一致の結果
としての上記非同期／同期検出回路１８の発生す
る同期検出信号Soにより、上記検波信号（Sdま
たはSc）を利用可能に有効化する制御回路５，
６等と； から成つている。

これにより、正規のレーダ電波以外の妨害要因
に対しては、上記第一、第二パルス列信号発生器
の出力パルス列の周期は同期せず、非同期／同期
検出回路は非同期を検出し、非同期検出信号、即
ちレーダ電波の非入感信号を出力することにな
る。逆に、非同期／同期検出回路の同期検出信号
は正規のレーダ電波信号の入感確認信号となる。

以下、上記要旨構成に基き構成された本発明の
望ましい一実施例に就き、第１図に即して説明す
る。尚、上記要旨構成中において、各構成要素に
付した符号及び記号は、この第１図示実施例にお
ける構成子に対応させてある。

レーダ電波信号Srはレーダ電波信号受信部１
に入射するが、そのフロント部は既にモジユール
化されたものが市販されており、これは周波数変
換用の混合器２を含んでいる。そして、この混合
器２には、受信すべきレーダ電波周波数変動範囲
に対応した範囲を掃引する局部発振周波数を与え
るが、その掃引制御命令は外部から与えることが
できる。

本実施例においても、限定的ではないがこのよ
うな既存のフロント部中の混合器２を利用してお
り、局部発振周波数の掃引命令は鋸波発振回路１
７の発生する鋸波によつている。但し、本発明の
一つの特徴は、当該鋸波発振回路１７の駆動乃至
トリガ信号を、上記要旨構成中に示した第二パル
ス列信号発生器１３に対して定常状態においては
所定の非同期的周期関係にある第一パルス列信号
発生器１２から得ていることである。

この点に就いては後に詳しく述べ、引き続き従
来の受信部構成と同様で良い部分に就いて説明し
ていくと、混合器２を出た中間周波数信号は、例
えば検波回路３でFM検波される。この場合の検
波回路３への入力周波数としての当該中間周波数
は、一般には10〜100MHzの範囲である。但し、
中には直流検波をするものもあり、その場合には
当然、検波回路３はDC検波回路となる。本発明
はこれらのいづれの機種にも適用できる。

検波回路３を出た検波出力信号Sdは、利用目
的に即して通常、検波信号処理回路４にて都合の
良い形の信号に変えられる。この検波信号処理回
路４の構成の如何、換言すれば検波出力信号Sd
の利用目的乃至用途自体も、本発明がこれを直接
に規定するものではないが、この実施例では簡単
のために、レーダ電波が入感した場合に、その強
度に応じて、即ちレーダ輻射源の位置的な近さに
応じて発振間隔が変化する検出音を発生させるた
めに検波信号を処理するものとする。

このような利用目的においては、検波信号処理
回路４は、検波信号Sdを受信強度になるべく比
例した電圧の検波電圧信号Scに変える機能を持
つものとして公知技術により構成される。そし
て、当該信号Scは発振器制御回路５を介して発
振器６を制御するが、この制御態様は例えば、発
振器制御回路５に電圧対デユーテイ変換器を採用
し、入力信号Scの電圧値に応じて発振器６の発
振周波数を比例的に増加させる等の形になる。こ
のようにすれば、レーダ輻射源に位置的に近づく
に応じて、発振器６の発振周波数が短くなつてい
くから、ドライバ７を介して駆動されるスピーカ
等の検出音輻射器８から放射される検出音の間隔
もせわしなく短くなつていき、ここで想定した所
期の利用目的にまさしく相応しい結果を得ること
ができる。

以上、限定的ではない従来のレーダ・デイテク
タにおける信号主経路に相当する構成に就き述べ
た所で、本発明の思想に即して構成された誤動作
防止回路乃至判断回路１１に就き説明する。

尚、予め述べて置くと、この実施例においては
仮にレーダ電波信号受信部１にては検波されたが
正規のレーダ電波信号Srではない信号に対して
は、上記した発振器制御回路５の機能を停止させ
ることにより、当該誤検出に基く検波信号Sd乃
至Scを実効的に無効化するようにしている。

既述のように局部発振周波数を所定周期で掃引
するため、鋸波発振回路１７にトリガ信号乃至操
作信号を与える第一パルス列信号発生器１２と、
これに対して定常状態乃至レーダ電波の非同調状
態においては非同期的関係にある第二パルス列信
号発生器１３とは、この実施例では一つのクロツ
ク発振器１６を共用したｍ進、ｎ進のカウンタで
構成されている。簡単のために、この実施例では
ｍ＝９，ｎ＝10に選んであり、従つて、第一パル
ス列信号発生器１２は９進カウンタ１４を含み、
第二パルス列信号発生器１３は10進カウンタ１５
を含んで成つている。

以下、第２図に示す本実施例回路の要部の信号
タイム、チヤートも参照すると、９進カウンタ１
４と10進カウンタ１５のパルス列Sa，Sbの各周
期Tm，Tnは、第２図Ａ，Ｂ，Ｄに合せ示すよ
うに、この場合クロツク発振器１６の発生するク
ロツク・パルスCPの一発分だけ、互いに時間差
を置いている。従つて、両カウンタの出力パルス
が時間的に一致する周期は９進カウンタ１４の周
期Tmの10倍周期となる。このような関係にある
９進カウンタ１４，10進カウンタ１５の両出力パ
ルス列Sa，Sbは、非同期／同期検出回路１８中
の二入力アンド・ゲート１９に入力されている。
そのため、このアンド・ゲート１９の出力パルス
列の周期は当該10×Tmとなる。

そこで、第２図Ｇに示すこのアンド・ゲート１
９の出力を例えば反転型周波数対電圧変換器２０
に入力すると、その出力電圧は或る程度以上には
上がることのないものとなる。逆に、後述のメカ
ニズムにより、９進カウンタ１４、10進カウンタ
１５の周期が同期し、且つ両パルス列中の各パル
スSa，Sbの立ち上がる時点が互いに相違してい
ると、アンド・ゲート１９の出力は周期10×Tm
を越えて尚長い間、立ち上がることがなくなるた
め、反転型周波数対電圧変換器２０の出力電位は
或る飽和電位（一般に電源電位）に向かつて上昇
するようになる。そのため、この反転型周波数対
電圧変換器２０の出力電位を適当な闘値電位を持
つ比較器２１にて比較すれば、同期／非同期の如
何によつて異なる論理出力Soが得られることに
なる。予め述べておくと、この出力信号Soの論
理レベルの高低の如何が正規のレーダ電波である
か否かの判断情報となるのであり、同期検出の場
合に論理“Ｈ”となつて正規のレーダ電波信号
Srの入感確認信号となるのである。

然して、正規のレーダ電波信号Srが入感して
ない状態は上記してきた９進カウンタ１４、10進
カウンタ１５の非同期状態であり、そのため、非
同期／同期検出回路１８の判断信号乃至非同期／
同期検出信号Soは論理低レベル“Ｌ”にあつて
以降の回路系に何の影響も及ぼさない。これがま
た定常状態でもある。

次にレーダ電波信号Srが受信され、検波回路
３にて同調検波された場合に就き考える。

すると、従来例と同様で良い構成のレーダ電波
信号受信部１が検波回路３を介して先に述べたよ
うに検波信号Sdを発生する。入射されてくるレ
ーダ電波信号Srとの同調関係を時間的に見てみ
ると、第２図Ｃに示すように、第一パルス列信号
発生器１２乃至９進カウンタ１４の発する各一発
当たりのパルス毎に局部発振周波数が±αMHzの
間で掃引されていく度に、レーダ電波信号Srと
の所定のビートが特定の時点Ａにて採れることで
同調されていることが示される。レーダ電波信号
Srは或る程度安定な周波数信号と考えられるか
ら、正規のレーダ電波信号Srが入感している時
には、第２図Ｃ中の模式的に示されるように局部
発振周波数の掃引曲線をレーダ電波信号が横切る
時点Ａは、各掃引周期毎にその開始時点から測つ
て殆ど同じ時間Tsを経過した後となる。

先に述べたように、こうしたレーダ電波同調乃
至検波状態においては、本発明では第二パルス列
信号発生器１３乃至10進カウンタ１５の出力パル
ス列Sbの周期Tnを変更して第一パルス列信号発
生器１２乃至９進カウンタ１４の出力パルス列
Saの周期Tmに同期させるように図る。然し、そ
のための当該周期変更回路２２の回路構成自体は
比較的簡単なものを選ぶように怒めており、この
実施例では実質的にアンド・ゲート２３を含む簡
単な帰還回路で構成している。

即ち、検波回路３からの検波出力Sdを検出論
理発生回路２７にて後続の論理処理に都合の良い
形のパルス信号乃至論理信号Siに変え、このパル
ス出力Siを周期変更回路２２中のアンド・ゲート
２３の一入力に加えると共に当該アンド・ゲート
２３の他入力には10進カウンタ１５の出力Sbを
加え、一方でこうしたアンド・ゲート２３の出力
をクロツク・パルスの波形形状に類似した波形に
整形する適当な波形整形回路２８を介して10進カ
ウンタ１５の入力に帰還しているのである。尚、
検出論理発生回路２７は例えば二入力アナログ比
較器等で構成することができ、その一入力に検波
出力信号Sdを、他入力に適当な基準電位を印加
しておけば、安定と看做せる検波信号が得られる
度に立ち上がる所望のパルス信号Siをその出力に
得ることができる。

先に述べたように、局部発振周波数掃引開始を
各周期の頭で定義している９進カウンタ１４の出
力パルス列信号Saの周期Tmに対し、相対的に考
えると10進カウンタ１５の各出力パルスSbは一
周期を経る度に当該時間幅Tm中においてその位
置が移動して行くように見える。

そのため、第２図中、先ず左半分の領域Ｉに示
したように、レーダ電波信号Srが検波回路３に
ては検波されていながら、その各掃引周期中の検
波乃至同調時点Ａに対し、10進カウンタ１５の出
力パルス信号Sbの立ち上がるタイミングが重な
ることのない時間領域Ｉがあつたとしても、第２
図中、右半分の時間領域の始めに示すように、
やがてはレーダ電波同調時点Ａと10進カウンタ１
５の出力パルスの立ち上がり時点とが合致する状
態が生ずる。

このような状態が具現すると、第２図Ｅに示す
ように、周期変更回路２２中のアンド・ゲート２
３にて所期のアンドが採れ、その出力パルスが整
形されて10進カウンタ１５に帰還されるようにな
る。すると、同図Ｆに示すように、10進カウンタ
１５にしてみれば、入力してくるクロツク・パル
スCPが一クロツク・パルス分だけ増えたことに
なるから、結局、９進カウンタ１４に同期した周
期状態となる。

そのため、次の掃引周期におけるレーダ電波同
調乃至検波時点Ａにおいても、10進カウンタ１５
の出力パルスSbは略ゞ同時に確実に立ち上がる
ことができ、同様にしてアンド・ゲート２３の出
力パルスが整形回路２８を介して再び10進カウン
タ１５に帰還され、次の周期においても同様の所
作が期待されるようになる。

一方で、９進カウンタ１４の各出力パルスの立
ち上がりタイミングに対しての当該10進カウンタ
１５の出力パルスの立ち上がり時点は、周期が同
期したがために却つて互いにズレたままになる。

従つて、今度は非同期周期検出回路１８中のア
ンド・ゲート１９におけるアンドが時間領域が
継続する限り採れなくなり、そのため反転型周波
数対電圧変換器２０の出力は比較器２１の闘値を
越えて上昇し、当該比較器２１の出力に現れる非
同期／同期検出信号Soは同期検出、即ちレーダ
電波入感確認情報としての論理“Ｈ”を表す。

このようなメカニズムであるため、正規のレー
ダ電波信号Sr以外の妨害電波や単発性のノイズ
等に対しては信号Soは論理“Ｈ”となることが
ない。

即ち、第２図中に直線で示したように、正規の
レーダ電波信号は少なくとも局部発振周波数の一
掃引期間以上に亘つて略ゞ一定の周波数信号と考
えて良く、対して他のレーダ・デイテクタにおい
ての局部発振周波数に相当するような或る一定周
波数範囲内で掃引される形の防害信号は、本回路
中の局部発振周波数掃引期間毎にその周波数が変
動していることになるため、９進カウンタ１４、
10進カウンタ１５が同期することがないのであ
る。

同様に単発生のノイズに就いても、その同調時
点は全くランダムで、連続する複数の局部発振周
波数掃引期間に亘つて常に同じ時点で同調が採れ
るということは全くない。

このようにして、本回路によれば、正規のレー
ダ電波信号を確実に弁別し得ることが分かる。そ
こで、非同期／同期検出回路１８の出力信号So
が論理“Ｈ”に立ち上がつた時にのみ、例えばこ
の実施例中における発振器制御回路５を稼動可能
とすることによつて等価的乃至実効的に検波信号
Sd乃至Scを有効化するように図れば本発明の所
期の目的が達成できることになる。

尚、この実施例では非同期／同期検出回路１８
から発振器制御回路５に至る線路中にタイマ２４
を挿入しているが、これは正規のレーダ電波信号
と看做せる信号を検波し、本誤動作防止回路１１
にて例え一回でもその正当性が識別されたなら
ば、一応、或る程度の時間に亘つて発振器制御回
路５を稼動させ、発振器６、ドライバ７を介して
検出音輻射器８より一定時間、検出音を発生させ
る方が便利かと考えたからである。また、検出音
に加え、可視表示も必要であれば、この実施例中
に併記のように、点滅型等の適当なドライバ９を
介して適当な発光源手段１０を駆動するように図
れば良い。

また、防害電波の周期が本回路１１における局
部発振周波数掃引周期に対して極端に異なつてお
り、且つその強度が極めて強い場合には、瞬間的
にでも本誤動作防止回路１１中の９進カウンタ１
４と10進カウンタ１５が同期する恐れも考えられ
る。そこで、望ましくは比較器２１の闘値を可変
できる闘値スイツチ２６を設け、検出論理発生回
路２７からの出力パルスSiを電圧的にパルス検出
器２５で監視し、強力な強度の電波が入感し、こ
れを検波した時には当該闘値スイツチ２６を駆動
して比較器２１の闘値を上げるようにすると良
い。

更には比較器２１の出力論理“Ｈ”の継続時間
をカウントする回路を設け、当該出力パルスSiが
予定の時間以上に亘り続けて論理“Ｈ”を示さな
ければ検波信号を有効化しないようにすることも
できる。

また、上記メカニズムから顕かなように、第
一、第二パルス列信号発生回路にｍ進、ｎ進のカ
ウンタを利用するにしても、その数値ｍ，ｎの値
は或る程度、任意に選択することができる。勿
論、局部発振周波数の一掃引期間中における同調
時点の検出分解能は、進数を増やす程、上がるこ
とになる。尚、本発明は、上記メカニズムから顕
かなように、連続波レーダに限らず、パルスレー
ダに対しても同様に適用できるものである。

すなわち、パルスレーダとして用いられている
レーダ電波の当該パルス幅は、説明してきた本発
明のメカニズムを実現する上でも十分に長く、例
えば図示実施例のままでも、当該パルスレーダ波
が入感している間は、第２図中に横一直線の仮想
線Srで示されているように、周波数変動がない
状態として、連続波入感時と実質的に同様に取扱
えるのである。

一方、一般的な電波環境の下で予想し得る外来
雑音としてのパルス性雑音は、これと異なり、持
続時間（パルス幅）自体が極めて短いだけではな
く、単発性であつて時間的な再現性が全くないた
め、これを誤検出することはなく、本発明によつ
てむしろ積極的に排除することができる。

ともかくも、以上、詳記のように、本発明によ
れば簡単な構成であるが故に望ましいシングル・
コンバージヨン方式のレーダ・デイテクタにおい
て、従来残されていたその短所を効果的に解決で
き、信頼性を向上させることができるため、この
種レーダ・デイテクタの更なる普及に大きく貢献
し得るものである。

【図面の簡単な説明】

第１図は本発明レーダ・デイテクタの望ましい
一実施例の回路概略構成図、第２図は第１図示回
路の要部の格信号のタイム・チヤート的な説明
図、である。 図中、１はレーダ電波信号受信部、２は混合
器、３は検波回路、４は検波信号処理回路、５は
発振器制御回路、６は発振器、８は検出音輻射
器、１２は第一パルス列信号発生回路、１３は第
二パルス列信号発生回路、１４は９進カウンタ、
１５は10進カウンタ、１７は鋸波発振回路、１８
は非同期／同期検出回路、２０は例えば反転型の
周波数対電圧変換器、２１は比較器、２２は周期
変更回路、２３はアンド・ゲート、２７は検波信
号発生に応じた検出論理発生回路、である。

Claims (1)

1. 【特許請求の範囲】 １ 一定周波数の連続波または一定周波数で所定
   のパルス幅以上のパルス波として入射するレーダ
   電波信号を周波数変換する混合器を有すると共に
   検波回路を有し、該混合器に与えられる局部発振
   周波数の或る掃引時点において上記レーダ電波信
   号に同調した場合に上記検波回路から検波信号を
   発生するレーダ電波信号受信部と； 上記局部発振周波数を掃引するためのパルスを
   一定周期で出力する第一のパルス列信号発生器
   と； 該第一パルス列信号発生器とは異なる周期のパ
   ルス列信号を非同期的に発生する第二パルス列信
   号発生器と； 上記検波回路の検波出力に応じた論理出力によ
   り、上記第二パルス列信号発生器の周期を上記第
   一パルス列信号発生器の周期に同期させるように
   変更する周期変更回路と； 上記第一、第二パルス列信号発生器の両出力パ
   ルスを監視し、両パルスが或る時間毎に一致する
   ことがあるか否かを検出する非同期／同期検出回
   路と； 上記第一、第二パルス列信号発生器の両出力パ
   ルスの予定時間以上に亘る不一致の結果としての
   上記非同期／同期検出回路の発生する同期検出信
   号により、上記検波信号を利用可能に有効化する
   制御回路と； から成るレーダ・デイテクタ。