JPH02192300A - 補聴器のディジタル利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は補聴器のように複雑な利得の制御を会費としな
がらも寸法的制約や電源電圧の制約が大きい場合に、デ
ィジタル回路で信号の処理と利得の制御とを行なう方式
に関するものである。

〔従来技術〕

補聴器では音声信号がマイクでアナログ形式の電気信号
に変換され、この信号が内部回路で増幅等の処理をされ
レシーバ−を駆動する。ここでアナログ信号の利得を制
御するための主な方法は外部から与える電圧信号によっ
てアナログ的に利得を可変する回路を用いて、出力信号
に平滑化などの処理を加えた制御信号により出力が大き
くなると利得を下げるような動作をさせて出力信号の利
得を制御するものである。例えば補聴器の利得制御回路
として特開昭５９−１４６３００のような回路が用いら
れている。

しかし、補聴器では利得の制御法を使用者の要求や状況
に応じて変える必要がある。

アナログ信号のままでこのように補聴器に要求されるよ
うな複雑な制御に対応する手段としてディジタル設定値
によってアナログ信号の利得を制御できるアナログ回路
（例えば特開昭６２−１５４８０８など）とディジタル
制御回路および出力信号の大きさをディヅメル化見て制
御回路に与える回路により構成される方式が考案されて
いる。

〔発明が解決しようとする課題〕

上記のように、アナログ回路による利得制御では簡単な
制御には充分対応できるが、制御内容が複雑である場合
には全てをアナログ回路で処理しようとすれば回路が非
常に複雑になる。

ディジタル制御回路とディジタル値で利得を設定するア
ナログ回路の組み合わせでは、制御回路がディジタル化
されることから制御内容が複雑になる場合に有利である
。しかし何らかの形で出力信号の大きさをディジタル化
して制御回路に与える必要がある。

上述のように、ディジタル回路でアナログ信号の制御を
行なう場合にはアナログ信号をディジタル化する回路は
必要不可欠である。従りてアナログ信号をディジタル化
する回路で直接入力信号をディジタル回路で処理できる
形にしディジタル回路で信号処理を行なうことで、ディ
ジタル値で利得を設定するアナログ回路が不要になり回
路構成が簡単になるばかりでなく、さらにアナログ回路
と比較してディジタル回路の方が有利な点が活かされる
ことになる。即ち回路動作の安定性や高集積化、ＩＣ化
が容易な事や電源電圧の制限が少ないことである。

しかし、一般にディジタル信号処理と言われているＡ／
Ｄ、Ｄ／Ａコンバータと演算回路、記憶回路、制御回路
を使用した方法では高度な処理まで実現できるが回路規
模は大きく、それぞれの回路に要求される性能は非常に
高い。従ってディジタル回路で信号処理を行なうことが
有利であっ℃も、実用的な補聴器に用いることはできな
い。

本発明は以上のような問題点を解決するために、簡単な
構成のディジタル回路により、アナログ信号の複雑な利
得制御を達成する事を目的とする。

〔課題を解決するための手段〕

本発明は補聴器における上記目的を達成するために、ア
ナログ信号をパルス密度変調でディジタル信号に変換し
、この信号のパルス密度を利得データに応じて変え、こ
れを復調して再びアナログ信号に戻す回路構成にした。

すなわち、本発明は、パルス密度変調回路と、ディジタ
ル可変利得回路と、パルス密度検出回路と、出力制限回
路と、利得設定端子、最大出力設定端子および利得制御
開始出力設定端子を有するディジタル制御回路と、復調
回路とから成り、入力されたアナログ回路をパルス密度
変調回路によりてパルス密度変調信号にし、そのノくル
スをディジタル可変利得回路によって前記ディジタル制
御回路からの利得データに応じてパルス密度を変化させ
た処理信号とし、さらに出力制限回路でディジタル制御
回路から出力される制御信号にしたがってノくルス密度
の制限を行ない、その出力信号を復調回路で復調して利
得を変えたアナログ信号とする事を特徴としている。又
、前記パルス密度検出回路は前記処理信号のパルス密度
を検出し、結果をディジタル制御回路に送り、ディジタ
ル制御回路はノくルス密度検出回路によって検出された
ノ（ルス密度が利得制御開始出力設定端子で与えられる
出力を越えていればディジタル可変利得回路に与える利
得の設定値を変更して利得を下げ始め、利得制御開始出
力設定端子で与えられる出力に達しなくなれば前記ディ
ジタル可変利得回路に与える利得の設定値を変更し利得
設定端子で設定された利得に戻し始めることで最適な出
力を保ち、パルス密度検出回路で検出したパルス密度が
もし最大出力設定端子で設定されているパルス密度を越
えていれば出力制限回路に制御信号を出力してパルス密
度の制限を行なう事を特徴とする。

〔実施例〕

以下本発明による一実施例を図を使って説明する。第１
図は本発明によるディジタル利得制御回路を有する補聴
器のブロック図で、マイク１０１と、プリアンプ１０２
と、パルス密度変調回路１０４と、利得データ端子１０
７を有するディジタル利得可変回路１０６と、制御入力
１１０を有する出力制限回路１０９と、復調回路１１２
、パワーアンプ１１６と、レシーバ−１１４と、パルス
密度検出回路１１５と、各種設定端子を有するディジタ
ル制御回路１１７かうなる。

マイク１０１で拾いプリアンプ１０２で増幅された音声
信号１０３はパルス密度変調回路１０４に入力され、信
号の大きさに応じた密度のパルス列に変換されパルス密
度変調信号１０５となる。

ディジタル利得可変回路１０６は利得データ端子１０７
で設定されるディジタル値にしたがって入力されるパル
ス密度変調信号１０５のパルス列を間引くことでパルス
密度を変化させたパルス密度変調信号である処理信号１
０８を出力する。処理信号１０８はさらに出力制限回路
１０９に入力され、パルス密度が設定された最大出力を
越えている場合にディジタル制御回路１１７から出力さ
れる制御信号にしたがってパルスを間引くことで出力制
限を受けたパルス密度変調信号である制限信号１１１と
なる。

上述の処理によって利得が制御されたパルス密度変調信
号である制限信号１１１は復調回路１１２でアナログ信
号に変換され、パワーアンプ１１３で電力増幅されレシ
ーバ−１１４を駆動する。

ディジタル制御回路１１７はパルス密度端子１１６より
パルス密度検出回路１１５から処理信号１０８のパルス
密度を受は取り、その結果からディジタル可変利得回路
１０６に対する設定利得の変更と出力制限回路１０９に
対する制御信号の出力を行う。ディジタル制御回路は利
得設定端子１１８、利得制御開始出力設定端子１１９、
最大出力設定端子１２０を持ち、通常は利得設定端子１
１８で設定されている利得をディジタル可変利得回路に
対して与えており、パルス密度検出回、路１１５から与
えられるパルス密度が制御開始出力を越えるとディジタ
ル可変利得回路に与える利得を下げ始め、パルス密度が
制御開始利得に達しなくなれば下げた利得を設定利得に
戻し始める。もし利得の制御に間に合わないような急激
な信号入力によってパルス密度が最大出力を越えた場合
、ディジタル制御回路は出力制限回路に対して制御信号
を出力し、復調回路に入力されるパルス密度変調信号の
最大パルス密度の制限を行う。

上述のような処理内容は全てディジタル回路の組み合わ
せで実現することが可能であり、またプログラマブルな
制御回路を用いてソフトウェア的な手段を用いることも
できる。ディジタル回路によって処理を行なうため、制
御法の設定は容易である。本発明によれば一般に利得制
御回路でアタックタイムとよばれている利得の下降速度
やリリースタイムとよばれる利得の復帰速度もプログラ
マブル゛に設定できる。このような自由度の高さは従来
のアナログ利得制御回路では実現困難であった。

次に本実施例を構成する個々の要素について詳しく説明
する。

パルス密度変調信号を得る手段には様々な方式があるが
、本実施例では第２図に示される構成の変調回路を用い
た。これはＦＭ変調回路を利用したものである。音声信
号１０３をＦＭ変調回路２０１で゛変調し、コンパレー
タ回路２０２でディジタルパルス列２０３とする。この
パルス列２０６を単安定マルチバイブレーク回路２０４
に入カスれば出力パルスの幅は一定となりパルス密度変
調信号１０５が得られる。

ディジタル可変利得回路１０６は利得データ端子１０７
で設定された値にしたがってパルス密度変調信号１０５
のパルスを間引く回路である。利得を４ビツトの２進数
で設定し利得を変化させるディジタル回路の実施例を第
３図に示す。入力するパルス密度変調信号１０５を２つ
に分け、その一方をトグルフリップフロップＴ−ＦＦＩ
に入力する。次の段のトグルフリップフロップＴ−ＦＦ
２はＴ−ＦＦＩの反転出力Ｑを入力とする。同様に前段
のトグルフリップフロップの反転出力を入力として必要
な数のトグルフリップフロップを連結する。各トグルフ
リップフロップの出力Ｑはそれぞれ利得データ端子１０
７の各ビットとＡＮＤゲートＧｌ〜Ｇ４で論理積をとる
。ＡＮＤゲート０１〜Ｇ４の出力はＯＲゲートＧｌｌで
まとめられ、２つに分けたもう一方のパルス密度変調信
号１０５とＡＮＤゲー）Ｇｌ　２で論理積をとる。この
ＡＮＤゲー）Ｇ１２の出力パルス列は２進数で与えた設
定値に応じて削除され、パルス密度を変化させることが
できる。この出力が処理信号１０８となる。

パルス密度検出回路１１５は処理信号１０８のパルス密
度をディジタル制御回路１１７へ与える回路である。本
実施例で用いた回路構成を第４図に示す。タイマー４０
１は一定時間毎にカウンタ４０２のリセットパルスを発
生する。カウンタ４０２は処理信号１０８を入力とじて
パルスの数を計数する。この計数値ＱＯ〜Ｑｎがパルス
密度端子１１６からディジタル制御回路１１７に与えら
れる。

出力制限回路１０９は制御信号端子１１０からの制御信
号にしたがってパルス密度変調信号のパルス密度の制限
を行ない、制限信号１１１とする回路である。第５図に
本実施例の回路を示す。このよ５なＡＮＤゲートの入力
の一方に処理信号１０８を、もう一方に制御信号端子１
１０からの信号を入力する出力制限回路である。即ち、
ディジタル制御回路１１７は設定端子で与えられる最大
出力とパルス密度検出回路１１５から与えられる処理信
号１０８のパルス密度とを比較し、信号の流れにしたが
って計数値の上昇する処理信号１０８のパルス密度が最
大出力を越えている間引を与える動作をする。前記パル
ス密度検出回路から与えられる計数値は一定時間毎にリ
セットされるので、制限信号のパルス密度はディジタル
制御回路に設定される最大出力に制限される。

復調回路１１２はパルス密度に応じた大きさのアナログ
信号を発生する回路である。本実施例の回路図を第６図
に示す。このような積分回路にパルス密度変調信号を入
力すればパルス密度に応じたアナログ信号が出力される
。制限信号１１１は可変利得回路１０６と出力制限回路
１０９でパルス密度が制御されているので復調回路が出
力するアナログ信号の利得が制御されることになる。

ディジタル制御回路１１７はパルス密度検出回路１１５
から処理信号１０８のパルス密度のデータを受は取り、
ディジタル利得可変回路１０６に与える利得の設定値を
変更し、出力制限回路１０９に制御信号を与えることで
利得の制御な行なう回路である。第７図に本実施例に用
いた回路構成を示す。

７０３の比較回路３はパルス密度端子１１６から与えら
れるパルス密度と最大出力設定端子１２０で与えられる
最大出力とを比較し、パルス密度の方が太き（なるとＬ
となる信号を制御信号１１０として出力する。

利得設定端子１０７へ与える利得はＵ　Ｐ／Ｄ　ＯＷＮ
カウンタ７０６の出力である。このカウンタはカウンタ
制御回路７０４によりて出力値の増減が行なわれる。

７０１の比較回路１は利得データ端子１０７へ出力する
利得が利得設定端子１１８で設定されている利得を越え
ないようにカウンタ制御回路７０４に両者の比較結果を
出力している。

７０２の比較回路２はパルス密度端子１１６から与えら
れるパルス密度と利得制御開始出力設定端子１１９で与
えられる制御開始出力とを比較し、パルス密度の方が大
きくなるとカウンタ制御回路７０４に利得を下げる事を
指示する信号を出力する。

カウンタ制御回路は上記の２つの比較回路７０１および
７０２から与えられる信号からＵＰ／ＤＯＷＮカウンタ
７０６の操作を行なっている。まず利得設定端子１１８
で与えられる利得をＵＰ／ＤＯＷＮカウンタにロードす
る。７０２の比較回路２からパルス密度が利得制御開始
出力を越えたという指示があればタイマー７０５で与え
られるクロックにしたがってＵ　Ｐ　／　Ｄ　ＯＷ　Ｎ
カウンタ７０６にカウントダウンを指示する。パルス密
度が利得制御開始出力に達していなげれば、７０１の比
較回路１の出力よりカウンタの出力値が１１８で設定さ
れている利得を越えない間だげＴＪＰ／ＤＯＷＮカウン
タ７０６にカウントアツプを指示する。一般に利得を下
げる速度より利得を上げる速度の方が遅いのでタイマー
７０５のクロックを適当に分周したクロックに従ってカ
ウントアツプを指示する。又、さらに設定端子を増して
利得の増減速度を設定できるようにすることも容易にで
きる。

〔本発明の効果〕

以上のように本発明によればアナログ回路による手段で
は回路が複雑になり実施困難となるような複雑なアナロ
グ信号の利得の制御でも容易に実施でき、信号に操作を
加える部分もディジタル回路で構成するためアナログ方
式の利得制御回路と比較して安定性に優れ、高集積化が
可能で、電源電圧の点で有利な補聴器の利得制御回路を
構成することができる。

【図面の簡単な説明】

第１図乃至第６図は本発明に係り、第１図は本るディジ
タル可変利得回路の回路図、第４図はパルス密度検出回
路のブロック図、第５図は出力制限回路の回路図、第６
図は復調回路の回路図、第７図はディジタル制御回路の
ブロック図である。 １０１・・・・・・マイク、 １０２・・・・・・プリアンプ、 ３・・・・・・音声信号、 ４・・・・・・パルス密度変調回路、 ５・・・・・・パルス密度変調信号、 ６・・・・・・ディジタル可変利得回路、７・・・・・
・利得データ端子、 ８・・・・・・処理信号、 ９・・・・・・出力制限回路、 ０・・・・・・制御信号端子、 １・・・・・・制限信号、 ２・・・・・・復調回路、 ３・・・・・・パワーアンプ、 ４・・・・・・レシーバ− ５・・・・・・パルス密度検出回路、 ６・・・・・・パルス密度端子、 ７・・・・・・ディジタル制御回路、 ８・・・・・・利得設定端子、 ９・・・・・・利得制御開始出力設定端子、０・・・・
・・最大出力設定端子。 第１図 第２図 第４図 第５面 第３図

Claims (1)

【特許請求の範囲】
1. パルス密度変調回路と、ディジタル可変利得回路と、パ
   ルス密度検出回路と、出力制限回路と、利得設定端子、
   最大出力設定端子および利得制御開始出力設定端子を有
   するディジタル制御回路と、復調回路とから成り、入力
   されたアナログ信号を前記パルス密度変調回路によって
   パルス密度変調信号にし、該パルス密度変調信号を前記
   ディジタル可変利得回路によって前記ディジタル制御回
   路からの利得データに応じてパルス密度を変化させた処
   理信号とし、該処理信号を前記出力制限回路で前記ディ
   ジタル制御回路からの出力を制限する信号に応じてパル
   ス密度の制限をうけた制限信号とし、該制限信号を前記
   復調回路で復調して利得を変えたアナログ信号とするデ
   ィジタル利得制御回路であり、前記パルス密度検出回路
   は前記処理信号のパルス密度を検出し、結果をディジタ
   ル制御回路に送り、ディジタル制御回路はパルス密度検
   出回路によって検出されたパルス密度が前記利得制御開
   始出力設定端子で与えられる出力を越えると前記ディジ
   タル可変利得回路に与える利得の設定値を変更して利得
   を下げ始め、利得制御開始出力設定端子で与えられる出
   力に達しなくなれば前記ディジタル可変利得回路に与え
   る利得の設定値を前記利得設定端子で設定された利得に
   戻し始めることで最適な出力を保ち、前記パルス密度検
   出回路で検出したパルス密度がもし最大出力設定端子で
   設定されているパルス密度を越えていれば前記出力制限
   回路に制御信号を出力してパルス密度の制限を行なう事
   を特徴とする補聴器のディジタル利得制御回路。