JPH02192275A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 テレビやビデオ等に所定のキャラクタ画像を表示するた
めの表示制御装置に関し、 垂直ブランキング期間中も書き込み処理を行うと共に、
消費電力を低減することを目的とし、水平同期信号毎に
ドツトクロック発振を停止して位相合わせを行い画面上
に所定のキャラクタ画像を表示する表示制御装置であっ
て、前記表示されるキャラクタ画像の種類および位置を
規定する記憶手段と、該記憶手段に対して書き込み処理
を行うメモリ書込み回路と、第１の発振器からのクロッ
ク信号と第２の発振器からのクロック信号とを切り換え
て前記メモリ書込み回路に供給するクロック信号を制御
するクロック切り換え手段とを具備し、表示期間中は前
記第１の発振器からのクロック信号を前記メモリ書込み
回路に供給し、垂直ブランキング期間中は前記第１の発
振器を停止して前記第２の発振器からのクロック信号を
前記メモリ書込み回路に供給するように構成する。

〔産業上の利用分野〕

本発明は表示制御装置に関し、特に、テレビやビデオ等
に所定のキャラクタ画像を表示するための表示制御装置
に関する。

テレビ、ビデオおよびレーザディスクＶｊｔ’ｌｔ等に
おいて、通常の表示画面上に文字や数字等のキャラクタ
画像を表示することが要望されている。具体的に、例え
ば、ビデオカメラで撮影する場合のタイトルやメツセー
ジ等を画面上に合成することが要望されている。

〔従来の技術〕

従来、テレビやビデオ等に文字や数字等のキャラクタ画
像を表示する表示制御装置において、該キャラクタ画像
を歪みなく表示するためにドツトクロックを外部の水平
同期に対して位相合わせを行うことが必要とされている
。この位相合わせの方式としては、例えば、ＰＬＬ方式
やＡＦＣ方式が知られているが、これらのＰＬＬ方式お
よびＡＦＣ方式はコストが高くなるため一般家庭用とし
てはあまり利用されていない。

従来、低コストの位相合わせ方式として、水平同期信号
■■■）毎にドツトクロック発振を停止して位相合わせ
を行うものが知られている。

第５図は従来の表示制御装置の一例を示すブロック図で
あり、水平同期信号毎にドツトクロック発振を停止して
位相合ねせを行う方式を利用した表示制御装置を示すも
のである。

第５図に示されるように、従来の表示制御装置において
、同期系の基準信号を発生する水平・垂直制御回路１０
７に対してはクリスタル発振器１０４からのクロック信
号が供給され、表示系のメモリ書き込み回路１０２およ
びメモリ読み出し回路１０６に対してはＬＣ発振器１０
３からのクロック信号が供給されるようになされている
。このＬＣ発振器１０３は、例えば、テレビ映像の電波
信号に同期するようになされている。ここで、クリスタ
ル発振器１０４は、表示制御装置に内蔵され、テレビや
ビデオの映像信号等の無信号時においても表示を行うた
めのもので、常に発振を継続しているものである。

メモリ書き込み回路１０２およびメモリ読み出し回路１
０６は、切り換え回路１０８を介してプリチャージ動作
を必要とするビデオＲＡ　Ｍ　（ＶＲＡＭ）　１０１に
接続されている。そして、例えば、読み出しを行う場合
、メモリ読み出し回路１０６により指定されたアドレス
に対応するＶＲＡＭｌ０Ｉ内のキャラクタコードがキャ
ラクタジェネレータ１０９に送られ、キャラクタジェネ
レータ１０９から対応するキャラクタ画像のドツトデー
タがドツトシフタ１１０に伝達されるようになされてい
る。このドツトシフタ１１０を介してパラレル／シリア
ル変換されたドツトデータに応じて、表示画像上に所定
のキャラクタ画像が表示されることになる。ここで、Ｌ
Ｃ発振器１０３には水平同期信号Ｗπ）が供給されてい
て、水平同期信号毎にドツトクロック発振を停止して位
相合わせを行うようになされている。

〔発明が解決しようとする課題〕

上述したように、従来、−船釣に使用されている水平同
期信号毎にドツトクロック発振を停止して位相合わせを
行う方式を利用した表示制御装置において、ＶＲＡＭｌ
０Ｉはプリチャージを必要とするため、ＬＣ発振器１０
３を常に動作させておかなければ、ＶＲＡＭｌ０Ｉに対
する書き込み処理を行うことができない、すなわち、消
費電力を低減するために、表示系に使用されるクロック
信号を出力するＬＣ発振器１０３を垂直ブランキング期
間中に停止することができない、換言すると、消費電力
を低減するために、ＬＣ発振器１０３を垂直ブランキン
グ期間中に停止すると、この垂直ブランキング期間中は
メモリ書き込み回路１０２を介してＶＲＡＭｌ０Ｉをプ
リチャージすることができないため、ＶＲＡＭｌ０Ｉに
対する書き込み処理を行うことができない。この消費電
力の問題は、特に、バッテリーを電源とするテレビやビ
デオ装置等において重要なものである。

本発明は、上述した従来の表示制御装置が有する課題に
鑑み、垂直ブランキング期間中も書き込　　　２の発振
器４からのクロック信号を前記メモリ書み処理を行うと
共に、消費電力を低減することを　　込み回路２に供給
するようにしたことを特徴とす目的とする。　　　　　
　　　　　　　　　　　　　　る表示制御装置が提供さ
れる。

〔課題を解決するための手段〕

第１図は本発明に係る表示制御装置の原理を示すブロッ
ク図である。

本発明によれば、水平同期信号毎にドツトクロック発振
を停止して位相合わせを行い画面上に所定のキャラクタ
画像を表示する表示制御装置であって、前記表示される
キャラクタ画像の種類および位置を規定する記憶手段１
と、該記憶手段１に対して書き込み処理を行うメモリ書
込み回路２と、第１の発振器３からのクロック信号と第
２の発振器４からのクロック信号とを切り換えて前記メ
モリ書込み回路２に供給するクロック信号を制御するク
ロック切り換え手段５とを具備し、表示期間中は前記第
１の発振器３からのクロック信号を前記メモリ書込み回
路２に供給し、垂直ブランキング期間中は前記第１の発
振器３を停止して前記第（作　用〕 本発明の表示制御装置によれば、メモリ書き込み回路２
には、表示期間中は第１の発振器３からのクロック信号
が供給され、垂直ブランキング期間中は第１の発振器３
が停止されて第２の発振器４からのクロック信号が供給
される。これによって、垂直ブランキング期間中も占き
込み処理を行うことができると共に、消費電力を低減す
ることができる。

〔実施例〕

以下、図面を参照して本発明に係る表示制御装置の実施
例を説明する。

第２図は本発明の表示制御装置の一実施例を示すブロッ
ク図である。

第２図に示されるように、本実施例装置において、同期
系の基準信号を発生する水平・垂直制御回路７に対して
は、従来の表示制御装置と同様に、クリスタル発振器４
からのクロック信号が供給されている。また、表示系の
メモリ読み出し回路６に対しても、従来の表示制御装置
と同様に、ＬＣ発振器３からのクロック信号が供給され
るようになされている。しかし、本実施例装置における
表示系のメモリ書き込み回路２に対しては、クロック切
り換え回路５を介してＬＣ発振器３からのクロック信号
とクリスタル発振器４からのクロック信号とが選択され
て供給されるようになされている。すなわち、表示期間
中はＬＣ発振器３からのクロック信号が選択され、また
、垂直ブランキング期間中はクリスタル発振器４からの
クロック信号が選択されてメモリ書き込み回路２に供給
されるようになされている。このとき、クリスタル発振
器４は、垂直ブランキング期間中、発振を停止して、消
費電力を低減するようになされている。

ここで、ＬＣ発振器３は、例えば、テレビ映像の電波信
号に同期されたもので、表示期間中だけ発振させておけ
ば十分である。そして、ＬＣ発振器３には、ＶＤＴＳＰ
信号が供給されていて、垂直ブランキング期間中はＬＣ
発振器３を停止するようになされている。また、クリス
タル発振器４は、表示側′ａ装置に内蔵され、テレビや
ビデオの映像信号等の無信号時においても表示を行うた
めのものであり、表示期間および垂直ブランキング期間
を通じて、常に発振を継続しているものである。

そして、本実施例装置は、メモリ書き込み回路２に対し
て垂直ブランキング期間は、ＬＣ発振器３を停止して、
クリスタル発振器４からのクロック信号を供給するよう
に構成したものである。

さらに、メモリ書き込み回路２およびメモリ読み出し回
路６は、従来の表示制御装置と同様に、切り換え回路８
を介してプリチャージ動作を必要とするビデオＲＡ　Ｍ
　（ＶＲＡＭ）　１に接続されている。

そして、例えば、読み出しを行う場合、メモリ読み出し
回路６により指定されたアドレスに対応するＶＲＡＭ　
ｌ内のキャラクタコードがキャラクタジェネレータ９に
送られ、キャラクタジェネレータ９から対応するキャラ
クタ画像のドントデークがドツトシフタ１０に伝達され
るようになされている。

このドツトシフタ１０を介してパラレル／シリアル変換
されたドントデークに応じて、表示画像上に所定のキャ
ラクタ画像が合成されて表示されることになる。ここで
、ＬＣ発振器３には水平同期信号＆）が供給されていて
、水平同期信号毎にドットクロック発振を停止して位相
合わせを行うようになされている。

第３図は第２図の表示制御装置におけるクロック切り換
え回路の一例を示す回路図である。同図から明らかなよ
うに、クロック切り換え回路５は、例えば、インバータ
５１およびトランジスタ（例えば、ＮチャンネルＭＮＳ
トランジスタ）５２．５３により構成することができる
。すなわち、表示期間中に出力される（例えば、アクテ
ィブ・ハイ）ＶＤＩＳＰ信号を一方のトランジスタ５２
にはインバータ５１により反転されたＶＤＩＳＰ信号を
供給し、また、他方のトランジスタ５３には直接ＶＤＩ
ＳＰ信号を供給するようになされている。これによって
、表示期間中（νＤＩＳＰ信号がハイレベルの期間中）
は、ＬＣ発振器３からのクロック信号をメモリ書き込み
回路２へ供給し、また、垂直ブランキング期間中（ＶＤ
ＩＳＰ信号がローレベルの期間中）は、クリスタル発振
器４からのクロック信号をメモリ書き込み回路２へ供給
するようになされている。

第４図は第２図の表示制御装置の動作を説明するための
図であり、クロック切り換え回路５で切り換えられてメ
モリ書き込み回路２へ供給されるクロック信号を示すも
のである。同図に示されるように、ＬＣ発振器３は、表
示期間中だけ、すなわち、ＶＤＩＳＰ信号がハイのとき
だけ発振を行うようになされている。このとき、ＬＣ発
振器３は、水平同期信号ｆ）により、Ｗ信号ローのとき
にも発振を停止して位相合わせを行うようになされてい
る。また、クリスタル発振器４は、表示期間および垂直
ブランキング期間を通じて、常に発振を継続しているが
、メモリ書き込み回路２に対しては、垂直ブランキング
期間中だけクリスタル発振器４からのクロック信号が供
給されるようになされている。

〔発明の効果〕

以上、詳述したように、本発明に係る表示制御装置は、
メモリ書き込み回路に対して表示期間中はＬＣ発振器か
らのクロック信号を供給し、垂直ブランキング期間中は
ＬＣ発振器器３を停止してクリスタル発振器からのクロ
、り信号を供給することによって、垂直ブランキング期
間中も書き込み処理を行うことができ、しかも、消費電
力を低減することができる。

【図面の簡単な説明】

第１図は本発明に係る表示制御装置の原理を示すブロッ
ク図、 第２図は本発明の表示制御装置の一実施例を示すブロッ
ク図、 第３図は第２図の表示制御装置におけるクロック切り換
え回路の一例を示す回路図、 第４図は第２図の表示制御装置の動作を説明するための
図、 第５図は従来の表示制御装置の一例を示すブロック図で
ある。 （符号の説明） １・・・記憶手段、 ２・・・第１の発振器、 ３・・・第２の発振器、 ４・・・クロック切り換え手段、 ５・・・メモリ書き込み回路。

Claims (1)

1. 【特許請求の範囲】 １、水平同期信号毎にドットクロック発振を停止して位
   相合わせを行い画面上に所定のキャラクタ画像を表示す
   る表示制御装置であって、 前記表示されるキャラクタ画像の種類および位置を規定
   する記憶手段（１）と、 該記憶手段に対して書き込み処理を行うメモリ書込み回
   路（２）と、 第１の発振器（３）からのクロック信号と第２の発振器
   （４）からのクロック信号とを切り換えて前記メモリ書
   込み回路に供給するクロック信号を制御するクロック切
   り換え手段（５）とを具備し、表示期間中は前記第１の
   発振器からのクロック信号を前記メモリ書込み回路に供
   給し、垂直ブランキング期間中は前記第１の発振器を停
   止して前記第２の発振器からのクロック信号を前記メモ
   リ書込み回路に供給するようにしたことを特徴とする表
   示制御装置。