KR100477139B1 - 구동제어회로를갖는액정표시장치 - Google Patents

구동제어회로를갖는액정표시장치 Download PDF

Info

Publication number
KR100477139B1
KR100477139B1 KR1019970034425A KR19970034425A KR100477139B1 KR 100477139 B1 KR100477139 B1 KR 100477139B1 KR 1019970034425 A KR1019970034425 A KR 1019970034425A KR 19970034425 A KR19970034425 A KR 19970034425A KR 100477139 B1 KR100477139 B1 KR 100477139B1
Authority
KR
South Korea
Prior art keywords
analog
signal
liquid crystal
voltage
generator
Prior art date
Application number
KR1019970034425A
Other languages
English (en)
Other versions
KR19990011356A (ko
Inventor
안현선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970034425A priority Critical patent/KR100477139B1/ko
Publication of KR19990011356A publication Critical patent/KR19990011356A/ko
Application granted granted Critical
Publication of KR100477139B1 publication Critical patent/KR100477139B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치에서 새로운 데이터 신호가 화소에 인가되지 않는 기간동안에는 데이터 신호의 인가와 관련된 부분의 구동 회로는 동작을 중단시킴으로써 불필요한 전원 공급을 억제하여 소비 전력을 감소시켰다.

Description

구동 제어 회로를 갖는 액정 표시 장치
이 발명은 액정 표시 장치(liquid crystal display)에 관한 것으로서, 보다 상세하게는 박막 트랜지스터(thin film transistor: TFT) 액정 표시 장치를 구동하는 구동 회로에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써 오늘날 널리 이용되고 있다. 이러한 액정 표시 장치는 경량화와 저소비 전력화가 요구되고 있으며 특히 노트 북 컴퓨터 등에 적용될 경우 소비 전력을 낮추는 것이 중요한 문제로 대두되고 있다.
도 1에 종래의 액정 표시 장치의 구동 회로를 나타내는 블럭도(block diagram)를 도시하였다. 도 1에서와 같이 종래의 액정 표시 장치용 구동 회로는 액정 패널(panel)에 인가할 화상 정보를 제공하는 외부의 신호원으로부터 화상 신호와 동기 신호들을 타이밍(timing) 제어부(10)에서 받는다. 타이밍 제어부(10)는 입력된 화상 신호를 처리하여 데이터(data) 신호를 만들어 소스(source) 구동부(30)로 보내고 구동 장치의 제어에 필요한 각종 타이밍 신호를 만든다. 아날로그부(analog)(20)에서는 아날로그 전압을 만들어 계조(gray) 발생부(50)로 보내고 게이트 구동을 위한 전압을 만들어 게이트 구동부(40)로 보낸다. 계조 발생부(50)는 계조 전압을 만들어 소스 구동부(30)로 보내고, 소스 구동부(30)에서는 타이밍 제어부(10)에서 입력된 데이터 신호에 해당하는 계조 전압을 액정 패널(50)의 각 화소에 인가한다. 게이트 구동부(40)에서는 아날로그부(50)로부터의 게이트 구동 전압을 받아 게이트 구동 신호를 만들어 각 화소의 게이트를 구동한다.
액정 표시 장치에서 표시할 데이터 신호들을 한 라인 별로 구분하여 주는 신호를 수평 동기 신호라고 하고 HSYNC로 표시한다. 화면 전체를 말하는 한 프레임에 제공되는 수평 동기 신호의 수는 화상 모드(graphic mode)와 해상도에 따라 달라진다.
일반적으로 대량 생산의 편의를 위해 화면의 한 수평 라인에 형성된 화소의 갯수보다 많은 수의 수평 동기 신호가 제공된다. 예를 들면 1024*768의 해상도를 가지는 XGA 모드의 경우 768 개의 수평 라인을 가지고 있으며 768 개의 수평 동기 신호가 필요하다. 그러나 보통의 경우에 한 프레임에 806 개의 수평 동기 신호가 제공된다. 따라서 한 프레임에서 768 개의 수평 동기 신호를 제외하고 나머지 수평 동기 신호가 인가되는 기간동안에는 새로운 데이터 신호가 화소에 인가되지 않는다. 이 기간 동안에는 이미 화소에 인가된 데이터 신호를 유지시키는 것만으로도 회로는 정상 동작이 가능하지만, 데이터 신호를 화소에 인가시키는 것과 관련된 각종 회로가 여전히 동작되고 있다. 그러므로 불필요한 회로를 구동시킴으로써 액정 표시 장치의 전체적인 소비 전력을 증가시키고 있는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 액정 표시 장치의 구동 회로에서 특정 기간동안 불필요한 회로 동작을 중단시킴으로써 전체적인 소비 전력을 감소시키는 것이다.
이러한 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치용 구동 회로는 구동에 필요한 각종 아날로그 전압을 만드는 아날로그부, 액정 패널의 화소에 인가될 계조 전압을 만드는 계조 발생부 및 화소에 데이터 신호를 인가하는 소스 구동부의 일부 회로의 동작을 타이밍 제어부에서 만든 수평 제어 신호로 제어한다. 아날로그부, 계조 발생부 및 소스 구동부에는 수평 제어 신호에 의해 조절되는 다수의 스위칭 소자가 포함되어 일부 회로 동작을 중단시킬 수 있다. 게이트 구동 신호를 만들기 위한 게이트 온 전압 발생 회로에 인가되는 아날로그 전원 전압, 아날로그부에서 계조 발생부로 인가되는 아날로그 전압, 소스 구동부의 아날로그 전원 전압 및 계조 발생부에 인가되는 아날로그 전원 전압은 상기한 스위칭 소자에 수평 제어 신호가 인가되는 기간동안만 공급된다.
수평 제어 신호는 수평 동기 신호에 의해 새로운 값의 데이터 신호가 화소에 인가되는 기간동안만 상기한 스위칭 소자들을 구동시키고, 수평 동기 신호가 인가되더라도 이미 인가된 데이터 신호를 유지하기만 하는 기간동안에는 스위칭 소자를 구동시키지 않는다. 따라서 이미 화소에 인가된 데이터 신호의 값을 유지하는 기간동안에는 동작할 필요가 없는 게이트 온 전압 발생 회로와 소스 구동부에는 아날로그 전원 전압이 인가되지 않고, 계조 발생부로는 아날로그 전압과 아날로그 전원 전압이 인가되지 않는다. 이것은 게이트 온 전압은 새로운 데이터 신호를 화소에 인가할 때만 사용되고, 소스 구동부는 이미 입력된 디지털 데이터를 래치(latch)하는 것만으로 화소에 인가된 데이터 신호를 유지할 수 있으며, 계조 발생부는 새로운 데이터 신호를 위한 계조 전압을 만들 필요가 없기 때문이다.
이와 같이 수평 제어 신호에 의해 특정 기간동안에는 불필요한 회로 동작을 중단시킴으로써 액정 표시 장치 전체의 소비 전력을 감소시킬 수 있다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 한 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
본 발명의 실시예에 따른 액정 표시 장치의 구동 회로를 도 2에 도시하였다. 도 2에서와 같이 본 발명에 따른 액정 표시 장치용 구동 회로는 화상을 표시하는 액정 패널(60)에 인가할 화상 정보를 제공하는 신호원으로부터 화상 신호와 동기 신호들을 타이밍 제어부(10)에서 받는다. 타이밍 제어부(10)는 입력된 화상 신호를 처리하여 데이터 신호로 만들어 소스 구동부(30)로 보내고 구동 장치의 제어에 필요한 각종 타이밍 신호를 만든다. 특히 소비 전력 감소를 위한 수평 제어 신호 HCTL을 발생시킨다. 이 수평 제어 신호는 새로운 값의 데이터 신호가 화소에 인가되는 기간동안만 온 상태를 유지한다.
아날로그부(20)에서는 아날로그 전압을 만들어 계조 발생부(50)로 보내고 게이트 구동 전압을 만들어 게이트 구동부(40)로 보낸다. 게이트 구동 전압으로는 게이트 온 신호 Von, 게이트 오프 신호 Voff, 공통 전압 Vcom 등이 있으며, 이러한 신호들을 발생시키는 Von 발생단(21), Voff 발생단(22) 및 Vcom 발생단(23) 등이 아날로그부(20)에 포함된다. 특히, Von 발생단(21)으로 공급되는 5V 전원은 타이밍 제어부(10)로부터의 수평 제어 신호 HCTL에 의해 스위칭 소자 S1을 조정함으로써 전원 공급이 제한된다.
계조 발생부(50)는 아날로그부(20)로부터 아날로그 전압을 입력받아 계조 전압으로 만들어 소스 구동부(30)로 보낸다. 이 때 저전압 구동 방식에서는 공통 전압 Vcom을 피드 백(feedback) 시켜 계조 전압을 만들고 이 전압을 소스 구동부(30)로 보낸다. 소스 구동부(30)에서는 이 전압을 더욱 세분한 전압을 만들고 이 세분된 전압으로 액정 패널(60)의 각 화소를 구동한다. 이러한 동작은 아날로그부(20)와 계조 발생부(50)의 아날로그 전압의 흐름을 제어하는 스위칭 소자 S2 및 계조 발생부(50)에 전원 전압의 인가를 제어하는 스위칭 소자 S4과, 이들을 구동하는 수평 제어 신호 HCTL에 의해 제한된다.
소스 구동부(30)는 타이밍 제어부(10)로부터의 디지털 데이터를 래치 하였다가 이에 해당하는 아날로그 전압 값으로 변환하여 액정 패널(60)에 인가한다. 이 때, 디지털 데이터 신호를 래치하는 부분까지는 디지털 전압(3.3V)으로 동작하고, 데이터 전압을 아날로그 전압으로 변환하는 부분부터는 아날로그 전압(5V)으로 동작한다. 이미 화소에 인가된 데이터 신호를 유지하기 위해서는 디지털 데이터만 래치하고 있으면 되기 때문에, 소스 구동부(30)로 공급되는 아날로그 전압(5V)은 스위칭 소자 S3에 인가되는 수평 제어 신호 HCTL에 의해 제한된다.
게이트 구동부(40)에서는 아날로그부(50)로부터의 게이트 구동 전압과 타이밍 제어부(10)로부터의 게이트 제어 신호를 받아 액정 패널(60) 상의 각 화소의 게이트를 구동한다.
수평 제어 신호 HCTL은 구동 장치의 전체적인 소비 전력을 감소시키기 위해서 스위칭 소자 S1, S2, S3, 및 S4를 조정하는데 사용된다. 도 3에 1024*768의 해상도를 가지는 XGA 모드의 경우에 대해서 수평 제어 신호 HCTL의 타이밍 도를 나타내었다. 도 3에서와 같이, 액정 표시 장치에 제공된 806 개의 수평 동기 신호 HSYNC 중에서 새로운 데이터 신호가 제공되는 768 개의 수평 동기 신호 HSYNC의 기간동안만 수평 제어 신호 HCTL을 스위칭 소자 S1, S2, S3 및 S4에 인가하고, 그 외의 기간에는 수평 제어 신호 HCTL를 구동시키지 않음으로써 상기한 Von 발생단(21)과 소스 구동부(30) 및 계조 발생부(50)의 회로 동작을 부분적으로 중단시킬 수 있다.
상기한 바와 같이, 본 발명에 따른 액정 표시 장치에서는 화소에 새로운 데이터 신호가 인가되지 않는 기간동안은 사용되지 않는 부분의 구동 회로 동작을 억제시킴으로써 소비 전력 감소의 효과를 가질 수 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 종래의 액정 표시 장치용 구동 회로를 나타내는 블럭도이고,
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 구동 회로를 나타내는 블럭도이고,
도 3은 도 2의 구동 회로에서 수평 제어 신호에 대한 타이밍 도이다.

Claims (6)

  1. 화상 신호와 동기 신호를 입력받아 복수의 타이밍 신호, 데이터 신호 및 수평 제어 신호를 만드는 타이밍 제어부,
    상기 타이밍 제어부로부터의 상기 타이밍 신호를 입력받아 복수의 게이트 구동 전압과 아날로그 전압을 만들어 출력하는 아날로그부,
    상기 아날로그부로부터 상기 아날로그 전압을 입력받아 계조 전압을 만드는 계조 발생부,
    상기 계조 발생부로부터의 계조 전압 중에서 상기 타이밍 제어부로부터 입력되는 데이터 신호에 해당하는 계조 전압을 선택하여 액정 패널의 해당 화소에 인가하는 소스 구동부,
    상기 아날로그부로부터의 게이트 구동 전압에 기초하여 상기 데이터 신호가 상기 화소에 인가되는 것을 제어하는 게이트 구동부, 그리고
    상기 타이밍 제어부로부터의 수평 제어 신호에 따라 동작하여, 상기 아날로그부, 상기 계조 발생부 및 상기 소스 구동부에 인가되는 적어도 하나의 아날로그 전원 전압을 제어하는 적어도 하나의 스위칭 소자
    를 포함하는 액정 표시 장치용 구동 회로.
  2. 제1항에서,
    상기 아날로그부는,
    게이트 온 신호를 발생하는 Von 발생단과,
    게이트 오프 신호를 발생하는 Voff 발생단, 그리고
    공통 전극 전압을 발생하는 Vcom 발생단을 포함하는
    액정 표시 장치용 구동 회로.
  3. 제1항에서,
    상기 타이밍 제어부에서 발생되는 상기 수평 제어 신호는 상기 액정 패널의 수평 라인 별로 상기 화소를 구동하는 수평 동기 신호에 의해 새로운 값의 상기 데이터 신호가 한 수평 라인 상의 상기 화소에 인가되는 기간동안은 온 상태가 되고, 상기 수평 동기 신호가 인가되더라도 이미 상기 화소에 인가된 데이터 신호를 유지하는 기간동안에는 오프 상태로 되는
    액정 표시 장치용 구동 회로.
  4. 제2항에서,
    상기 적어도 하나의 스위칭 소자는,
    상기 Von 발생부에 인가되는 아날로그 전원 전압을 제어하는 제1 스위칭 소자,
    상기 소스 구동부에 인가되는 아날로그 전원 전압을 제어하는 제2 스위칭 소자, 그리고
    상기 계조 발생부에 인가되는 아날로그 전원 전압을 제어하는 제3 스위칭 소자를 포함하는
    액정 표시 장치용 구동 회로.
  5. 제4항에서,
    상기 스위칭 소자는 트랜지스터인 액정 표시 장치용 구동 회로.
  6. 제4항에서,
    상기 적어도 하나의 스위칭 소자는, 상기 아날로그부에서 상기 계조 발생부로 인가되는 상기 아날로그 전압을 제어하는 제4 스위칭 소자를 더 포함하는 액정 표시 장치용 구동 회로.
KR1019970034425A 1997-07-23 1997-07-23 구동제어회로를갖는액정표시장치 KR100477139B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034425A KR100477139B1 (ko) 1997-07-23 1997-07-23 구동제어회로를갖는액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034425A KR100477139B1 (ko) 1997-07-23 1997-07-23 구동제어회로를갖는액정표시장치

Publications (2)

Publication Number Publication Date
KR19990011356A KR19990011356A (ko) 1999-02-18
KR100477139B1 true KR100477139B1 (ko) 2005-07-07

Family

ID=37303421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034425A KR100477139B1 (ko) 1997-07-23 1997-07-23 구동제어회로를갖는액정표시장치

Country Status (1)

Country Link
KR (1) KR100477139B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737887B1 (ko) 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
KR100832513B1 (ko) 2006-01-18 2008-05-26 미쓰비시덴키 가부시키가이샤 액티브 매트릭스 표시장치 및 그것의 타이밍 제어용반도체장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521255B1 (ko) * 1998-03-13 2005-12-30 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100551042B1 (ko) * 2004-08-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192275A (ja) * 1989-01-20 1990-07-30 Fujitsu Ltd 表示制御装置
JPH02207299A (ja) * 1989-02-07 1990-08-16 Fujitsu Ltd 表示制御回路
JPH08305316A (ja) * 1995-05-12 1996-11-22 Sharp Corp 画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192275A (ja) * 1989-01-20 1990-07-30 Fujitsu Ltd 表示制御装置
JPH02207299A (ja) * 1989-02-07 1990-08-16 Fujitsu Ltd 表示制御回路
JPH08305316A (ja) * 1995-05-12 1996-11-22 Sharp Corp 画像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737887B1 (ko) 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
KR100832513B1 (ko) 2006-01-18 2008-05-26 미쓰비시덴키 가부시키가이샤 액티브 매트릭스 표시장치 및 그것의 타이밍 제어용반도체장치

Also Published As

Publication number Publication date
KR19990011356A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
US20200005726A1 (en) Electro-optical device and electronic device
JP3576382B2 (ja) インターフェース回路及び液晶駆動回路
US20090201274A1 (en) Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method
JP4985020B2 (ja) 液晶装置、その駆動方法および電子機器
US8654112B2 (en) Liquid crystal display device with dynamically switching driving method to reduce power consumption
JP2012014191A (ja) 表示システム、表示システムの駆動方法及び表示システムの駆動装置
US9076405B2 (en) Display device, method for driving same, and liquid crystal display device
JP2008009434A (ja) 表示装置とそれの駆動装置及び駆動方法
US20070195052A1 (en) Source driving apparatus, method of driving the same, display device having the same and method of driving the same
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP2005134910A (ja) フラットパネルディスプレイの駆動において減少された電力消耗を提供するドライバ回路及び方法
US7173588B2 (en) Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
KR100477139B1 (ko) 구동제어회로를갖는액정표시장치
JP3726910B2 (ja) 表示ドライバ及び電気光学装置
JP2000221475A (ja) 液晶表示装置およびその駆動方法
US20100045585A1 (en) Method for eliminating deficient image on liquid crystal display
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR20090060042A (ko) 액정표시장치 및 그 구동방법
JP2005266573A (ja) 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器
JPH11282422A (ja) 液晶表示装置
KR20060118702A (ko) 액정표시장치
JP2002311903A (ja) 表示装置
KR20060019791A (ko) 전원안정화회로 및 이를 이용한 액정표시장치
KR101151286B1 (ko) 액정표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee