JPH0219016A - 双安定マルチバイブレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、定電流源と、この定電流源に接続される一対
のカレント・スイッチから成る双安定マルチバイブレー
タに関するものである。

［従来の技術］ 従来この種の双安定マルチバイブレータとして、例えば
、第３図の従来のエミッタ結合双安定マルチバイブレー
タの基本回路図が、古くから広く知られている（例えば
、半導体パルス回路、昭和５１年５月２０日、（株）コ
ロナ社刊、第１３０頁参照）。

第３図において、抵抗Ｒ２ａ（以下「抵抗」の文字を省
略）、Ｒ：＋ａが直列接続してこの接続部分に入力端子
１ａとトランジスタ’ｒ＋ａ（カレント・スイッチ）の
ベースが接続し、Ｒ）ａの他端は−ＶＥＥに接続し、Ｒ
２ａの他端は出力端子２ａ、Ｒ，１及びトランジスタ（
カレント・スイッチ）Ｔｌｂのコレクタに接続し、Ｒ＋
ａの他端はＶＣＣに接続し、Ｒ２ｂとＲ３ｂは直列接続
してこの接続部分に入力端子１ｂと前記トランジスタＴ
ｕｂのベースが接続し、Ｒ３ｂの他端は−ＶＥＥに接続
し、Ｒ２ｂの他端は出力端子２ｂ、抵抗Ｒ＋１＋及び前
記トランジスタＴ１ａのコレクタに接続し、Ｒ＋　ｂの
他端はＶＣＣに接続し、トランジスタＴ、、、Ｔ、ｂの
エミッタが共通接続されて定電流源Ｅに接続され、Ｒ１
＆及びＲ２ｂ、Ｒ２ａ及びＲ１ｂ　、　Ｒ３ａ及びＲ３
ｂ　、は、左右が対応しその抵抗値が等しく設定され、
又トランジスタＴｌａ及びＴ＋ｂも左右が対応して設定
配置される。

尚、以後、個別に表記しない時のサフィクスは代表番号
（例えばＲ＋　、Ｒ２）で表わす。

この様な回路構成において、入力端子１ａ、１ｂに差動
信号が加えられた場合を考える０例えば、トランジスタ
Ｔ１ａがオン、トランジスタＴ、ｂがオフしている時、
入力端子１ａに電流が流れ込み、入力端子１ｂから電流
が流れ出すとすると、入力端子１ａと１ｂの電位がほぼ
等しくなった時、トランジスタ’ｌ゛ｌ　＆　、　Ｔ＋
　ｂは共にオン状態となり、このトランジスタ’ｒ’　
ｌ　１１　＋　Ｔ　ｌ　ｂによるカレント・スイッチは
差動増幅器として作動する。この時入力信号は増幅され
て出力端子２　ａ、　２　ｂに出力され、出力電圧はＲ
２を通して入力に正帰還する。このため、トランジスタ
Ｔ１．、＄、ｂは急速に状態が変化し、トランジスタＴ
ｌａがオフ。

トランジスタＴ＋ｂがオンの状態に切替わる。ここで、
各ａ側（こ゛こでは図面の左側を指す）とｂ側（ここで
は図面の右側を指す）の間の差動入力インピーダンスｚ
ｌｒＬを求めると、 ＺｊｒＬ＝２　　［（Ｒ３（Ｒ１＋Ｒ２）、）　／（Ｒ
ｉ　＋Ｒ２＋Ｒ１）　］・・・（１）となる、尚、上記
したように、Ｒ４，〜Ｒ，はａ又はｂｒｌ！Ａで夫々Ｒ
１１Ｌ又はＲ，ｂ、　〜Ｒ３ａ又はＲｚｂとなる。以下
同様、又、差動出力インピーダンスＺ（ｌｉｔは、 Ｚｕ＝２　［（Ｒ＋　　（Ｒ２＋Ｒ１）　）　ｌ　／（
Ｒ，−）−Ｒ２＋Ｒコ　）　］　・・・（２）となる、
又、出力から入力への帰還率βは、β＝Ｒ３／　　（Ｒ
２＋４３　）　　　　　　　　　　　・・・（３）とな
り、入力換算のヒステリシス幅ｖｔｔｙｓは、ｖｈｙｓ
＝βＩ　ＯＺ　Ｏ・（４） となる。

［発明が解決しようとする課題］ ところで、この従来の双安定マルチバイブレータにあっ
ては、以下のような問題点がある。

■＝（１）〜（４）式に示すように、各設計パラメータ
が複雑となり、このために設計がしにくい。

■二人力が出力に“Ｒ＋　／　（Ｒ２＋Ｒ＋　）”の割
合で漏れる。このためアナログ信号を波形整形するもの
にはこの様な回路構成は使用できない。

■：トランジスタのベース／コレクタ間に発生するミラ
ー効果による影響のために周波数特性が良くない、言替
えれば、トランジスタの入力電流Ｉ屯から出力電圧■匪
迄の伝達コンダクタンス（Ｖａｍ／Ｉａ＞が遅くなり、
高速化が達成できない。

本発明は、この様な従来の技術の問題点に鑑みてなされ
たちのて゛あり、その目的とするところは、回路の入出
力を分離して、簡易に設計できるようにし、併せて高速
化が図れる双安定マルチバイブレータを提供するもので
ある。

［課題を解決するための手段］ 上記目的を達成するために、本発明における双安定マル
チバイブレータは、定電流源と、該定電流源に接続され
る一対のカレント・スイッチから成る双安定マルチバイ
ブレータにおいて、前記カレント・スイッチの一方の出
力をエミッタ・フォロアを介して出力すると共に正帰還
するようにしたことを特徴とするものである。

［実施例］ 実施例について図面を参照して説明する。

尚、以下の図面において、第３図と重複する部分は同一
番号を付してその説明は省略する。

第１図は本発明の双安定マルチバイブレータを示す回路
図である。

第１図において、定電流源と、この定電流源に接続され
る一対のカレント・スイッチから成る双安定マルチバイ
ブレータの第３図の回路図と相違する点は、一対のトラ
ンジスタ（カレント・スイッチ）と一対のトランジスタ
（エミッタ・フォロア）を用いて、前記カレント・スイ
ッチの一方の出力をエミッタ・フォロアを介して出力す
ると共に正帰還するようにしたことである。

具体的には、Ｒ２ａ　、　Ｒ３ａの接続部分に入力端子
１ａ及びカレント・スイッチのトランジスタＴＩ＆のベ
ースが接続し、Ｒ３１Ｌの他端は−ｖＥεに接続し、Ｒ
２ａの他端は出力端子２ａとエミッタ・フォロアのトラ
ンジスタＴ２ａに接続し、トランジスタＴ２ａのコレク
タはＶＣＣに接続しベースがＦｔｔｏａ及びカレント・
スイッチのトランジスタＴ、ｂのコレクタに接続し、Ｒ
１゜１の他端はＶｃｃに接続し、ＲｚｂとＲｚｂの接続
部分に入力端子１ｂと前記トランジスタＴ＋ｂのベース
が接続し、Ｒ３ｂの他端は−ＶＥＥに接続し、Ｒｚｂは
出力端子２ｂと前記トランジスタ′ｒ２ｂのエミッタに
接続し、トランジスタＴ２ｂのコレクタはＶＣＣに接続
しベースがＲ１゜ｂと前記トランジスタ１゛、ａのコレ
クタに接続し、抵抗Ｒ７゜ｂの他端はＶｃｃに接続し、
トランジスタ′ｒ。

ａ、’ｒ’、ｂのエミッタが共通接続されて定電流源Ｅ
に接続されている。この時、Ｒ＋Ｏａ及びＲ１゜ｂは、
左右対応し抵抗値が等しく設定され、又エミッタ・フォ
ロアも左右対応して設定される。

この時、Ｒ＋ｏ　　（Ｒ＋ｏａ、Ｒ＋ｏｂ）はエミッタ
・フォロアによってＲ２、Ｒ３と分離されているので、
設計時においては夫々独立に設計することができる。

この様な回路構成にあっては、差動出力インピーダンス
Ｚｏｕｔα　（サフィクスのαは従来の技術と区別する
ために付けたものである。以下同様）は、出力がエミッ
タ・フォロアのエミッタからとられるために、出力イン
ピーダンスはほぼゼロとなり、入力端子１に入力する信
号成分が出力に漏れてくることはなく、又、差動入力イ
ンピーダンスＺ　ｉｎσは、 Ｚ屯α　＝２　　（Ｒ２Ｒコ　／　（Ｒ２＋Ｒ３））　
　・・・（５）となる、−力帰還率βは（３）式となり
、この結果入力換算のしステリシスＩ！Ｖｈｙｓαは、
ｖｈｙｓα３βＩ　ＯＲ＋　　　　　　　　　”・（６
）となる。

一方、又本発明の周波数特性は従来の技術に比較して良
く成ることが分る。このことを、トランジスタのコレク
タ容量を考えた場合の等価回路及び数式を用いて説明す
る。

第２図は本発明の説明に供する第１図についてトランジ
スタのコレクタ容量を考慮した等価回路図である。又、
これに対応する従来の等価回路として、第４図に第３図
の従来の技術の等価回路図を示す。

第４図において、ＣＯｂ＋、Ｃ０ｂ２はコレクタ容量、
ｇｔはトランジスタの相互コンダクタンスを示す、尚、
式を簡単化するためにＲ，は無限大とする。

この時、入力端子への入力電流Ｉ　Ｆｎから出力端子の
出力電圧ＶＣ１ｌｔ迄の伝達コンダクタンス（Ｖｕ・／
ＩＬｒＬ）は、 Ｖ、／Ｉ己＝Ｒ１／ ［（１＋５Ｃｏｂ　　（１＋ｇｔＲｗ’）Ｒｚ　）（１
＋ＳＲ＋　Ｃｏ　ｂ　（２十ｇ＊Ｆｔ＋　）　十Ｓ’Ｃ
ｏｂ’Ｒ＋　Ｒ２（１＋ｇｔＲｔ　））］・・・（７） となる。

一方、第２図の伝達コンダクタンス（Ｖｗｔα／１＋ｎ
ａ）は、 Ｖａｎａ／Ｉａａ＝１／（１＋２３ＣｏｂＲ＋　＞（１
＋５ＣｏｂＲ２（１＋ｇｔＲｔ　）ｌ・・・（８）とな
る。

ここで、（７）、（８）式にＲ＋＝Ｒ２＝５０Ω、Ｃ。

ｂ　＝１ｐＦ、ｇｍＲ１＝１０の値を代入して、ゲイン
が一３ｄＢになる周波数を求める。この結果、（７）式
は１８６ＭＨ２、（８）式は２８０ＭＨ２と成る。

即ち、（８）式の方が（７）式に比べて周波数特性が伸
びる結果となっている。即ち、本発明は、従来の技術に
比べて広帯域である、言替えれば周波数特性が良いこと
が分る。

尚、本発明は以上説明したことに限定されるものではな
く、用いた各値は夫々設計的事項として必要に応じて任
意の値が用いられることはいうまでもない。

［発明の効果］ 本発明は、以上説明したように構成されているので、周
波数特性を良くできる（伸び、言替えれば伝達コンダク
タンスが速くなり、高速化が達成できる）、シかも設計
は簡単に行える。又、入出力が分離できるので、アナロ
グ信号を波形整形するものにも使用できる、という効果
を奏する。

【図面の簡単な説明】

第１図は本発明の結合双安定マルチバイブレータを示す
回路図、第２図は本発明の説明に供する第１図のトラン
ジスタのコレクタ容量を考慮した等価回路図、第３図は
従来のエミッタ結合双安定マルチバイブレータを示す基
本回路図、第４図は第３図の従来の技術の等価回路図で
ある。 ’Ｉ’、、Ｔ２・・・トランジスタくカレント・スイッ
チ）、Ｔ、、Ｔ２・・・トランジスタ（エミッタ・フォ
ロア）、Ｒ１−Ｒ３，Ｒ，。・・・抵抗、Ｅ・・・定電
子 図

Claims (1)

【特許請求の範囲】
1. 定電流源と、該定電流源に接続される一対のカレント・
   スイッチから成る双安定マルチバイブレータにおいて、
   前記カレント・スイッチの一方の出力をエミッタ・フォ
   ロアを介して出力すると共に正帰還するようにしたこと
   を特徴とする双安定マルチバイブレータ。