JPS605643Y2 - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JPS605643Y2 JPS605643Y2 JP5036980U JP5036980U JPS605643Y2 JP S605643 Y2 JPS605643 Y2 JP S605643Y2 JP 5036980 U JP5036980 U JP 5036980U JP 5036980 U JP5036980 U JP 5036980U JP S605643 Y2 JPS605643 Y2 JP S605643Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- constant current
- current sources
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案は、音響機器のバンド切換等に用いられる信号
切換回路に関する。
切換回路に関する。
従来のこの種の信号切換回路の一例を第１図に示す。
符号Ｑ□、Ｑ３は、それぞれ入力信号端子ａ、 ｂより
異なる２種の入力（例えば、ＡＭ、ＦＭバンドのオーデ
ィオ信号）が印加される第１のトランジスタである。
異なる２種の入力（例えば、ＡＭ、ＦＭバンドのオーデ
ィオ信号）が印加される第１のトランジスタである。
これら第１のトランジスタＱ□。Ｑには、第２のトラン
ジスタＱ２． Ｑ、のエミッタが各々接続されて、上記
各入力に対応した差動増幅器が形成されている。
ジスタＱ２． Ｑ、のエミッタが各々接続されて、上記
各入力に対応した差動増幅器が形成されている。
差動増幅器を形成する各トランジスタＱ、、 Ｑ２およ
びＱ、、 Ｑ、のエミッタ側は、それぞれ逆方向電流阻
止用のダイオードＤ□、Ｄ２およびＤ３． Ｄ、を介し
て共通するＯＮ、 ＯＦＦ可能な定電流源Ｉ□およびＩ
２に接続されているとともに、他方コレクタ側は、オペ
アンプＱ５の入力側に接続され、トランジスタＱ２．
Ｑ、の各ベースに対してオペアンプＱ５の出力が、帰還
回路βを介して、フィードバックされるようになってい
る。
びＱ、、 Ｑ、のエミッタ側は、それぞれ逆方向電流阻
止用のダイオードＤ□、Ｄ２およびＤ３． Ｄ、を介し
て共通するＯＮ、 ＯＦＦ可能な定電流源Ｉ□およびＩ
２に接続されているとともに、他方コレクタ側は、オペ
アンプＱ５の入力側に接続され、トランジスタＱ２．
Ｑ、の各ベースに対してオペアンプＱ５の出力が、帰還
回路βを介して、フィードバックされるようになってい
る。
一方、Ｃは出力端子であり、上記オペアンプｑの増幅出
力を取り出す。
力を取り出す。
今、定電流源Ｉ工がＯＮ、Ｉ２がＯＦＦであるとすると
、Ａ点およびＢ点のインピーダンスは低域周波数でも高
い値となり、高域周波数では浮遊容量（寄生容量）Ｃ□
、Ｃ２の影響が生じる。
、Ａ点およびＢ点のインピーダンスは低域周波数でも高
い値となり、高域周波数では浮遊容量（寄生容量）Ｃ□
、Ｃ２の影響が生じる。
従って、端子ａに入力が供給されると、上記フィードバ
ック系路を介して、上記第２のトランジスタＱ４のベー
スにも信号電圧が発生する。
ック系路を介して、上記第２のトランジスタＱ４のベー
スにも信号電圧が発生する。
そして、その電圧が正方向に増加した時は、第２のトラ
ンジスタＱがＯＮになり、高域周波数では、容量Ｃ□、
ダイオードＤ１、容量Ｃ２を介して電流が流れることに
なる。
ンジスタＱがＯＮになり、高域周波数では、容量Ｃ□、
ダイオードＤ１、容量Ｃ２を介して電流が流れることに
なる。
他方、上記電圧が負方向に増加した時は、第２のトラン
ジスタＱ４は、ＯＦＦのままであるから、容量Ｃ□、Ｃ
２は放電されない。
ジスタＱ４は、ＯＦＦのままであるから、容量Ｃ□、Ｃ
２は放電されない。
リークによって放電されることがあるが、その場合は非
常に時定数が大きい。
常に時定数が大きい。
従って上記第２のトランジスタＱに流れる電流は、非常
に歪んだ波形となり、第１のトランジスタＱ□、Ｑ３、
オペアンプＱ、で形成される信号増幅系に悪影響を与え
る欠点があった。
に歪んだ波形となり、第１のトランジスタＱ□、Ｑ３、
オペアンプＱ、で形成される信号増幅系に悪影響を与え
る欠点があった。
この考案は、以上のような欠点を除去するためなされた
もので、上記第２のトランジスタを各入力に対して共通
に使用することにより、Ａ点のインピーダンスを低くし
て、浮遊容量の影響を防止した信号切換回路を提供する
ことを目的とする。
もので、上記第２のトランジスタを各入力に対して共通
に使用することにより、Ａ点のインピーダンスを低くし
て、浮遊容量の影響を防止した信号切換回路を提供する
ことを目的とする。
以下、この考案の一実施例を第２図を参照して詳細に説
明する。
明する。
この実施例では、差動アンプを形成する第２のトランジ
スタＱ２とＱ、を共通にして各入力に対応させることに
より、−個のトランジスタＱｃとしたものである。
スタＱ２とＱ、を共通にして各入力に対応させることに
より、−個のトランジスタＱｃとしたものである。
その他の部分は、全て第１図の場合と同一である。
従って、対応する部分には、同一の符号を付してその説
明を省略する。
明を省略する。
今、定電流源１１がＯＮ、Ｉ２がＯＦＦの時は、第１の
トランジスタＱｌ 、第２のトランジスタＱＣ１ダイオ
ードＤ１．Ｄ２、定電流源１１によって、差動増幅回路
が形成されるとともに、他方定電流源■１がＯＦＦ、
Ｉ２がＯＮの時は、第１のトランジスタＱ１第２のトラ
ンジスタＱｃ、ダイオードＤ３．Ｄ４、定電流源Ｉ２に
よって差動増幅回路が形成され、いずれの場合でも第２
のトランジスタＱｅは能動状態にある。
トランジスタＱｌ 、第２のトランジスタＱＣ１ダイオ
ードＤ１．Ｄ２、定電流源１１によって、差動増幅回路
が形成されるとともに、他方定電流源■１がＯＦＦ、
Ｉ２がＯＮの時は、第１のトランジスタＱ１第２のトラ
ンジスタＱｃ、ダイオードＤ３．Ｄ４、定電流源Ｉ２に
よって差動増幅回路が形成され、いずれの場合でも第２
のトランジスタＱｅは能動状態にある。
従ってＡ点のインピーダンスは低い。その結果、浮遊容
量が影響することはなく、歪も発生しない。
量が影響することはなく、歪も発生しない。
これは２人力の場合に限らず、それ以−ヒの複数の入力
の場合でも同様である。
の場合でも同様である。
以上のように、この考案によると、各入力に対して差動
用の第２のトランジスタを共通に結合したので、第２の
トランジスタのエミッタ側のインピーダンスを低くする
ことができる。
用の第２のトランジスタを共通に結合したので、第２の
トランジスタのエミッタ側のインピーダンスを低くする
ことができる。
従って、浮遊容量の影響を解消することができるととも
に素子数を減少させることも可能となる。
に素子数を減少させることも可能となる。
第１図は、従来の信号切換回路の電気回路図、第２図は
、この考案の一実施例による信号切換回路の電気回路図
である。 Ｑ、、、 Ｑ３・・・・・・第１のトランジスタ、ＱＣ
・・・・・・第２のトランジスタ、Ｄ□〜Ｄ４・・・・
・・ダイオード、１１．Ｉ２・・・・・・定電流源、Ｑ
５・・・・・・オペアンプ、β・・・・・・帰還回路。
、この考案の一実施例による信号切換回路の電気回路図
である。 Ｑ、、、 Ｑ３・・・・・・第１のトランジスタ、ＱＣ
・・・・・・第２のトランジスタ、Ｄ□〜Ｄ４・・・・
・・ダイオード、１１．Ｉ２・・・・・・定電流源、Ｑ
５・・・・・・オペアンプ、β・・・・・・帰還回路。
Claims (1)
- 複数の入力信号に各々対応して設けられた複数の第１の
トランジスタと、これら第１のトランジスタの各エミッ
タと共通に差動接続された単一の第２のトランジスタと
、上記第１の各トランジスタの上記共通接続点に各々設
けられた複数の定電流源と、上記第１および第２のトラ
ンジスタと上記定電流源との間に第１および第２のトラ
ンジスタのベース・エミッタ接合に対して各々順方向接
続された複数のダイオードと、上記複数の定電流源のオ
ン・オフを各々制御する制御回路と、上記第１および第
２のトランジスタの差動出力を上記第２のトランジスタ
のベースに対してフィードバックするフィードバック回
路からなる信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036980U JPS605643Y2 (ja) | 1980-04-14 | 1980-04-14 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036980U JPS605643Y2 (ja) | 1980-04-14 | 1980-04-14 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56152429U JPS56152429U (ja) | 1981-11-14 |
| JPS605643Y2 true JPS605643Y2 (ja) | 1985-02-21 |
Family
ID=29645313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5036980U Expired JPS605643Y2 (ja) | 1980-04-14 | 1980-04-14 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605643Y2 (ja) |
-
1980
- 1980-04-14 JP JP5036980U patent/JPS605643Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56152429U (ja) | 1981-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3813607A (en) | Current amplifier | |
| JPS6245724B2 (ja) | ||
| GB1101875A (en) | Amplifier | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4240040A (en) | Operational amplifier | |
| JPH0456404A (ja) | 増幅装置 | |
| US3887878A (en) | Transistor series amplifier | |
| US4463319A (en) | Operational amplifier circuit | |
| US4577336A (en) | Integrable frequency divider circuit having a feedback controlled differential amplifier as its preamplifier circuit | |
| FI60329C (fi) | Aoterkopplad foerstaerkare | |
| GB2037111A (en) | Signal change-over amplifier | |
| US4013973A (en) | Amplifier arrangement | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4101842A (en) | Differential amplifier | |
| JPS605643Y2 (ja) | 信号切換回路 | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| US4426626A (en) | Signal switching circuit | |
| US4027272A (en) | Amplifier | |
| ES370951A1 (es) | Una disposicion de circuito de translacion de senal. | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPS6123852Y2 (ja) | ||
| JPS645367Y2 (ja) | ||
| JPS5911286B2 (ja) | トランジスタ回路 | |
| JPS6119548Y2 (ja) |