JPH02190011A - ダブルバランスミキサ半導体集積回路 - Google Patents
ダブルバランスミキサ半導体集積回路Info
- Publication number
- JPH02190011A JPH02190011A JP1051389A JP1051389A JPH02190011A JP H02190011 A JPH02190011 A JP H02190011A JP 1051389 A JP1051389 A JP 1051389A JP 1051389 A JP1051389 A JP 1051389A JP H02190011 A JPH02190011 A JP H02190011A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- fets
- electrodes
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000010355 oscillation Effects 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板上に形成されたＦＥＴ素子を用いて
構成されたダブルバランス型の周波数変換（ミキサ）半
導体集積回路に関し、特に、ダブルバランスミキサ回路
を形成した同一基板上に、その信号出力部に接続される
差動増幅回路を形成したダブルバランスミキサ半導体集
積回路に関する。
構成されたダブルバランス型の周波数変換（ミキサ）半
導体集積回路に関し、特に、ダブルバランスミキサ回路
を形成した同一基板上に、その信号出力部に接続される
差動増幅回路を形成したダブルバランスミキサ半導体集
積回路に関する。
従来、この種のダブルバランスミキサは、第２図（ａ）
、 （ｂ）に示すように同一半導体基板上に周波数変換
部を構成する定電流理工、と第１の差動ＦＥＴＩ、２と
第２０差動ＦＥＴ３．４と第３の差動ＦＥＴ５，６とそ
の負荷抵抗１１．１２のみを形成していた。その動作が
バランスモードである為、信号の入力、出力端には同図
（ａ）に示すように出力ソースフォロワＦＥＴ２１を接
続するか、同図（ｂ）に示すようにトランスコイル２２
を接続してアンバランス−バランス変換回路として使用
したり、もしくは、入力端子については、差動増幅回路
を用いたバランス−アンバランス変換回路を用いていた
。
、 （ｂ）に示すように同一半導体基板上に周波数変換
部を構成する定電流理工、と第１の差動ＦＥＴＩ、２と
第２０差動ＦＥＴ３．４と第３の差動ＦＥＴ５，６とそ
の負荷抵抗１１．１２のみを形成していた。その動作が
バランスモードである為、信号の入力、出力端には同図
（ａ）に示すように出力ソースフォロワＦＥＴ２１を接
続するか、同図（ｂ）に示すようにトランスコイル２２
を接続してアンバランス−バランス変換回路として使用
したり、もしくは、入力端子については、差動増幅回路
を用いたバランス−アンバランス変換回路を用いていた
。
しかし、信号出力部は、第２図（ｂ）のように、コイル
トランス２２によるバランス・アンバランス変換器を接
続しアンバランスモードに変換して信号をとり出すか、
第２図（ａ）のようにバランスミキザ負荷部にインピー
ダンス変換のソースフォロワＦＥＴ２１を接続し、回路
的にアンバランスモードで取り出すかの方法でとり出し
て使用していたので、同図（１））の場合は実現出来る
コイルトランス２２がせいぜい５００ＭＨｚ程度と低く
、ダブルバランスミキサが数ＧＨｚ迄動作することを考
えると高周波域での特性劣化があり、同図（ａ）の場合
は本来バランスモードで動作しているものをアンバラン
スモードでとり出す為にミキサ部の製造上のアンバラン
ス等があった場合、そのアイソレーション特性が良くな
いという欠点がある。
トランス２２によるバランス・アンバランス変換器を接
続しアンバランスモードに変換して信号をとり出すか、
第２図（ａ）のようにバランスミキザ負荷部にインピー
ダンス変換のソースフォロワＦＥＴ２１を接続し、回路
的にアンバランスモードで取り出すかの方法でとり出し
て使用していたので、同図（１））の場合は実現出来る
コイルトランス２２がせいぜい５００ＭＨｚ程度と低く
、ダブルバランスミキサが数ＧＨｚ迄動作することを考
えると高周波域での特性劣化があり、同図（ａ）の場合
は本来バランスモードで動作しているものをアンバラン
スモードでとり出す為にミキサ部の製造上のアンバラン
ス等があった場合、そのアイソレーション特性が良くな
いという欠点がある。
本発明によれば、同一半導体基板上に形成されたＦＥＴ
素子で構成されたダブルバランスミキサ回路と、これの
出力に接続され、同一基板上に構成さり、た差動増幅回
路を有しているダブルバランスミキサ半導体集積回路を
得る。
素子で構成されたダブルバランスミキサ回路と、これの
出力に接続され、同一基板上に構成さり、た差動増幅回
路を有しているダブルバランスミキサ半導体集積回路を
得る。
次に、図面を参照して本発明をより詳細に説明する。第
１図（ａ）、 （ｂ）は本発明の各実施例の等価回路図
である。これらの実施例はダブルバランスミキサ回路の
出力の取出点のみが異っている。
１図（ａ）、 （ｂ）は本発明の各実施例の等価回路図
である。これらの実施例はダブルバランスミキサ回路の
出力の取出点のみが異っている。
ＦＥＴＩと２のソース電極を接続して成る第１のＦＥＴ
差動回路のソース電極に、それぞれのソース電極を接続
したＦＥＴ３．４から成る第２のＦＥＴ差動回路のソー
ス電極を接続し、このＦＥＴ２のドレイン電極に、それ
ぞれのソース電極を接続したＦＥＴ５，６から成る第３
のＦＥＴ差動回路のソース電極を接続し、ＦＥＴ３と５
とのドレイン電極を接続し、これを負荷抵抗１１に接続
し、ＦＥＴ４と６とのドレイン電極を接続し、これを負
荷抵抗１２に接続し、ＦＥＴ４と５とのゲート電極間を
接続し、ＦＥＴ３と６とのゲート電極間を接続する。
差動回路のソース電極に、それぞれのソース電極を接続
したＦＥＴ３．４から成る第２のＦＥＴ差動回路のソー
ス電極を接続し、このＦＥＴ２のドレイン電極に、それ
ぞれのソース電極を接続したＦＥＴ５，６から成る第３
のＦＥＴ差動回路のソース電極を接続し、ＦＥＴ３と５
とのドレイン電極を接続し、これを負荷抵抗１１に接続
し、ＦＥＴ４と６とのドレイン電極を接続し、これを負
荷抵抗１２に接続し、ＦＥＴ４と５とのゲート電極間を
接続し、ＦＥＴ３と６とのゲート電極間を接続する。
次に動作について説明する。
ＦＥＴＩとＦＥＴ２のゲート電極間に局部発振信号又は
高周波信号を入力し、ＦＥＴ３とＦＥＴ４のゲート電極
間に高周波信号又は局部発振信号を入力すると、端子２
３．２４には、高周波信号周波数ｆ＋と局部発振信号周
波数ｆ２の信号成分に加えて、これら信号周波数ｆ１と
ｆ２の混合信号周波数ｆ、±ｆ２およびｎ激高周波周波
数ｎｆ、。
高周波信号を入力し、ＦＥＴ３とＦＥＴ４のゲート電極
間に高周波信号又は局部発振信号を入力すると、端子２
３．２４には、高周波信号周波数ｆ＋と局部発振信号周
波数ｆ２の信号成分に加えて、これら信号周波数ｆ１と
ｆ２の混合信号周波数ｆ、±ｆ２およびｎ激高周波周波
数ｎｆ、。
ｎｆｔの信号成分、およびその他のスプリアスが生じる
。この信号が、ＦＥＴ７と定電流理工、およびＦＥＴ８
と定電流源Ｉ、とからなるバッファを通じて、ＦＥＴ３
，１０、抵抗１３．１４および定電流理工、から成るＦ
ＥＴ差動回路に入力されると、差動回路の同相信号除去
機能により、偶数次（前記ｎ＝偶数）の高周波信号が除
去される。
。この信号が、ＦＥＴ７と定電流理工、およびＦＥＴ８
と定電流源Ｉ、とからなるバッファを通じて、ＦＥＴ３
，１０、抵抗１３．１４および定電流理工、から成るＦ
ＥＴ差動回路に入力されると、差動回路の同相信号除去
機能により、偶数次（前記ｎ＝偶数）の高周波信号が除
去される。
以上説明したように、本発明はバランスミキサ回路の２
つの出力端子の後段にＦＥＴ差動回路を接続し、同一半
導体基板上に構成することにより、局部発振入力信号と
高周波入力信号の偶数次高周波を除去でき、出力信号を
コイル・トランス等のバランス・アンバランス変換器等
を用いることなく取出すことができ、更にバランスモー
ド又はアンバランスモードの両方でも取出すことができ
る効果がある。
つの出力端子の後段にＦＥＴ差動回路を接続し、同一半
導体基板上に構成することにより、局部発振入力信号と
高周波入力信号の偶数次高周波を除去でき、出力信号を
コイル・トランス等のバランス・アンバランス変換器等
を用いることなく取出すことができ、更にバランスモー
ド又はアンバランスモードの両方でも取出すことができ
る効果がある。
力投を有するものの回路で、同図（ｂ）はコイルトラン
スを用いた出力段を有するものの回路である。
スを用いた出力段を有するものの回路である。
１〜１０．２１・・・・・・ＦＥＴ、１１．１４・・・
・・・抵抗、２２・・・・・・トランス、２３．２４・
・・・・・接続端子。
・・・抵抗、２２・・・・・・トランス、２３．２４・
・・・・・接続端子。
代理人 弁理士 内 原 晋
第１図（ａ）、 （ｂ）は本発明の各実施例の等価回路
図で、同図（ａ）はアンバランスモードのものの回路、
同図（ｂ）はバランスモードのものの回路である。 第２図（ａ）、 （ｂ）は従来の等価回路図で、同図（
ａ）はソースフォロア回路（バッファ回路）の出６７ノ 茗 乙 図
図で、同図（ａ）はアンバランスモードのものの回路、
同図（ｂ）はバランスモードのものの回路である。 第２図（ａ）、 （ｂ）は従来の等価回路図で、同図（
ａ）はソースフォロア回路（バッファ回路）の出６７ノ 茗 乙 図
Claims (1)
- 【特許請求の範囲】 １、第１のＦＥＴと第２のＦＥＴのソース電極を接続し
て成る第１のＦＥＴ差動回路と、該第１と第２のＦＥＴ
のソース電極に定電流源を接続し、前記第１のＦＥＴの
ドレイン電極にそれぞれのソース電極を接続した第３、
第４のＦＥＴを有する第２のＦＥＴ差動回路と、前記第
２のＦＥＴのドレイン電極に、それぞれのソース電極を
接続した第５、第６のＦＥＴを有する第３のＦＥＴ差動
回路と、前記第３と第５のＦＥＴのドレイン電極に共通
に接続された第１の負荷抵抗と、前記第４と第６のＦＥ
Ｔのドレイン電極に共通に接続された第２の負荷抵抗と
を含み、前記第４、第５のＦＥＴのゲート電極間が共通
に接続され、かつ前記第３、第６のＦＥＴのゲート電極
間が共通に接続したダブルバランスミキサ回路を単一の
半導体基板に有することを特徴とするダブルバランスミ
キサ半導体集積回路。 ２、前記第１のＦＥＴと第２のＦＥＴのゲート電極間を
局部発振信号又は高周波信号の差動モード入力端子とし
、かつ前記第３のＦＥＴと第４のＦＥＴのゲート電極間
を高周波信号又は局部発振信号の差動モード入力端子と
したことを特徴とする請求項１記載のダブルバランスミ
キサ半導体集積回路。 ３、前記第１及び第２の負荷抵抗に、第２、第３の定電
流源とそれぞれのソース電極へ接続した第７、第８のＦ
ＥＴのゲート電極を接続し、該第７、第８のＦＥＴのソ
ース電極に、ソース電極同志を接続した第９、第１０の
ＦＥＴ及び第４の定電流源を含む差動増幅回路の前記第
９、第１０のＦＥＴのゲート電極を接続し、更に、前記
第９のＦＥＴのドレイン電極又は前記第１０のＦＥＴの
ドレイン電極へ前記第３又は第４の負荷抵抗を接続した
ことを特徴とする請求項２記載のダブルバランスミキサ
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051389A JPH02190011A (ja) | 1989-01-18 | 1989-01-18 | ダブルバランスミキサ半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051389A JPH02190011A (ja) | 1989-01-18 | 1989-01-18 | ダブルバランスミキサ半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02190011A true JPH02190011A (ja) | 1990-07-26 |
Family
ID=11752301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051389A Pending JPH02190011A (ja) | 1989-01-18 | 1989-01-18 | ダブルバランスミキサ半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02190011A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| WO2003009465A1 (fr) * | 2001-07-12 | 2003-01-30 | Mitsubishi Denki Kabushiki Kaisha | Circuit melangeur |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411404A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Double balance type mixer circuit |
-
1989
- 1989-01-18 JP JP1051389A patent/JPH02190011A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411404A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Double balance type mixer circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| WO2003009465A1 (fr) * | 2001-07-12 | 2003-01-30 | Mitsubishi Denki Kabushiki Kaisha | Circuit melangeur |
| US6759887B2 (en) | 2001-07-12 | 2004-07-06 | Mitsubishi Denki Kabushiki Kaisha | Mixer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| US6324388B1 (en) | Image reject mixer circuit arrangements | |
| US6882194B2 (en) | Class AB differential mixer | |
| US20060128341A1 (en) | Current driven polyphase filters and method of operation | |
| KR100799473B1 (ko) | 쵸핑 혼합기 및 직접 변환 무선 수신기 | |
| US4461042A (en) | Transistor balanced mixer | |
| EP1111773B1 (en) | Semiconductor circuit | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JPH02190011A (ja) | ダブルバランスミキサ半導体集積回路 | |
| JP2002064353A (ja) | 電力分配合成回路 | |
| JPH0969730A (ja) | 周波数ミキサ回路 | |
| TWI742455B (zh) | 接收器 | |
| US5821802A (en) | Transformer-coupled mixer circuit | |
| JPH03125507A (ja) | 周波数変換回路 | |
| JPH1117455A (ja) | 周波数変換器 | |
| GB2078038A (en) | Superheterodyne receivers | |
| JP2564341B2 (ja) | 高周波信号切換回路を用いた平衡変換回路 | |
| JPH08250936A (ja) | ミキサ回路 | |
| JPH02296408A (ja) | 差動増幅回路 | |
| JPS6054503A (ja) | 偶数次高周波逓倍回路 | |
| JPH05315845A (ja) | 周波数変換回路 | |
| JPH0418264Y2 (ja) | ||
| JPH05235664A (ja) | 差動増幅回路 |