JPH02186732A - 保護段数可変回路 - Google Patents
保護段数可変回路Info
- Publication number
- JPH02186732A JPH02186732A JP700589A JP700589A JPH02186732A JP H02186732 A JPH02186732 A JP H02186732A JP 700589 A JP700589 A JP 700589A JP 700589 A JP700589 A JP 700589A JP H02186732 A JPH02186732 A JP H02186732A
- Authority
- JP
- Japan
- Prior art keywords
- stages
- circuit
- stage
- protection
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル伝送における誤り発生保護回路の保護段数可
変回路に関し、 保護回路の段数を使用目的に応じて変更可能に設定する
ことを目的とし、 カウンタ初期値を予め設定可能な１６進カウンタと、該
１６進カウンタの出力信号により判定出力を送出するレ
ジスタとを備え、 該１６進カウンタに読み取りパルスをクロック信号とし
て入力し、判定すべき入力データの読み取りパルスの段
数に応じて最終カウント値“１５”から減算したカウン
ト値“１５−段数”に予めカウンタ初期値を２進符号で
プリセットし、最終カウント値の２進符号をリップルキ
ャリーとすることにより、 該レジスタより誤り発生保護回路の保護段数に応じた判
定出力を送出するように構成する。
変回路に関し、 保護回路の段数を使用目的に応じて変更可能に設定する
ことを目的とし、 カウンタ初期値を予め設定可能な１６進カウンタと、該
１６進カウンタの出力信号により判定出力を送出するレ
ジスタとを備え、 該１６進カウンタに読み取りパルスをクロック信号とし
て入力し、判定すべき入力データの読み取りパルスの段
数に応じて最終カウント値“１５”から減算したカウン
ト値“１５−段数”に予めカウンタ初期値を２進符号で
プリセットし、最終カウント値の２進符号をリップルキ
ャリーとすることにより、 該レジスタより誤り発生保護回路の保護段数に応じた判
定出力を送出するように構成する。
本発明は、ディジタル伝送における誤り発生保護回路の
保護段数可変回路に関する。
保護段数可変回路に関する。
一般に誤り発生保護回路は、熱雑音、漏話、誘導雑音等
が原因で誤り発生の可能性のある伝送路を使用する伝送
装置に適用される。特にディジタル伝送路においては、
重要なパルスの′ｌ″と“０”を誤判定しない為の保護
回路が必要である。通信端末から通信端末へデータを伝
送する場合、１ビツトでも誤まっては困る情報、例えば
フレームパルス、−スイッチ情報等は、何回も同一の情
報が周期的に繰り返し来るか否かで誤信号と判定する誤
り発生保護回路を採用している。
が原因で誤り発生の可能性のある伝送路を使用する伝送
装置に適用される。特にディジタル伝送路においては、
重要なパルスの′ｌ″と“０”を誤判定しない為の保護
回路が必要である。通信端末から通信端末へデータを伝
送する場合、１ビツトでも誤まっては困る情報、例えば
フレームパルス、−スイッチ情報等は、何回も同一の情
報が周期的に繰り返し来るか否かで誤信号と判定する誤
り発生保護回路を採用している。
従来の誤り発生保護回路の回路構成図を第４図に示す。
図は保護段数３段の場合を示し、図において、１，２．
３は３段構成のフリップフロップ、４は３人カアンド、
５は判定出力レジスタを示す。
３は３段構成のフリップフロップ、４は３人カアンド、
５は判定出力レジスタを示す。
フリ・ンフ゛フロ・ンブｌ〜３は１売み取りパルス（フ
レームパルス）をクロック信号として入力し−、判定す
べき重要なデータをフリップフロップｌに入力して、各
段階のフリップフロップで誤情報をチエツクし、３段階
共誤情報が入力されていれば、３人力アンド４の論理積
により判定出力レジスタ５が動作し、各フレーム段階で
誤差情報が連続していることを判定して対策を講する。
レームパルス）をクロック信号として入力し−、判定す
べき重要なデータをフリップフロップｌに入力して、各
段階のフリップフロップで誤情報をチエツクし、３段階
共誤情報が入力されていれば、３人力アンド４の論理積
により判定出力レジスタ５が動作し、各フレーム段階で
誤差情報が連続していることを判定して対策を講する。
上記従来の回路のタイミングチャートを第５図に示す。
図において、ＦＰは読み取りパルス、■は判定すべき入
力データ、■は第１段のＦＦＩの出力信号、■は第２段
０ＦＦ２の出力信号、■は第３段のＦＦ３の出力信号、
■は３人力アンド４の出力信号、■はレジスタ５からの
判定出力信号とする。
力データ、■は第１段のＦＦＩの出力信号、■は第２段
０ＦＦ２の出力信号、■は第３段のＦＦ３の出力信号、
■は３人力アンド４の出力信号、■はレジスタ５からの
判定出力信号とする。
図において、判定すべき重要な入力信号■にフレームパ
ルス毎に誤情報が出る場合、即ちフレームが同期してな
い時発生する誤情報は、各フレーム毎に読み取りパルス
により読み取られる。したがって■の信号と■の信号と
■の信号が３人力アンド４で論理積され、レジスタ５に
■の信号が送出されて、リセット信号によりクリアされ
るまで判定信号■が送出される。もし入力信号■の誤信
号が１フレームだけに発生し、２段目のフレーム又は３
段目のフレームで発生しなければ、３人力アンド４では
論理積されないので■の信号は送出されず、レジスタ５
からは判定信号■は送出されない。
ルス毎に誤情報が出る場合、即ちフレームが同期してな
い時発生する誤情報は、各フレーム毎に読み取りパルス
により読み取られる。したがって■の信号と■の信号と
■の信号が３人力アンド４で論理積され、レジスタ５に
■の信号が送出されて、リセット信号によりクリアされ
るまで判定信号■が送出される。もし入力信号■の誤信
号が１フレームだけに発生し、２段目のフレーム又は３
段目のフレームで発生しなければ、３人力アンド４では
論理積されないので■の信号は送出されず、レジスタ５
からは判定信号■は送出されない。
以上の回路は保護段数が３段の場合を示したが、これが
２段の場合又は４段の場合でも、フリップフロップの段
数を変更すればよい。しかし−度段数を固定してしまう
と回路変更をしなければ段数の変更は出来ない。保護段
数を可変にする方法として従来２段と３段を切り替えて
使用する第６図の方法がある。図において、１〜３は各
段階のフリップフロップ、５は判定出力レジスタ、６は
組合わせアンドゲート、７は２−１セレクタを示す。
２段の場合又は４段の場合でも、フリップフロップの段
数を変更すればよい。しかし−度段数を固定してしまう
と回路変更をしなければ段数の変更は出来ない。保護段
数を可変にする方法として従来２段と３段を切り替えて
使用する第６図の方法がある。図において、１〜３は各
段階のフリップフロップ、５は判定出力レジスタ、６は
組合わせアンドゲート、７は２−１セレクタを示す。
上記回路において、組合わせアンドゲート６は２回連続
“１′を検出する２人カゲートＡと３回連続“ｌ”を検
出する３人カゲートＢとからなり、アンドゲートＡとＢ
との切り替えは２−１セレクタ７の制御入力を“１″又
は“０″に選択指定することにより初期設定することが
できる。従ってこの回路は保護段数を２段と３段との２
つの保護段数可変回路としては使用することができる。
“１′を検出する２人カゲートＡと３回連続“ｌ”を検
出する３人カゲートＢとからなり、アンドゲートＡとＢ
との切り替えは２−１セレクタ７の制御入力を“１″又
は“０″に選択指定することにより初期設定することが
できる。従ってこの回路は保護段数を２段と３段との２
つの保護段数可変回路としては使用することができる。
この回路を多段にして２段、３段、４段と段数を増やす
こともできるが、回路構成がそれだけ複雑になる。
こともできるが、回路構成がそれだけ複雑になる。
以上のように、従来の誤り保護回路では保護段数を固定
するか、保護段数を可変にしても２段と３段の切り替え
等、切り替え段数を限定する方法であった。
するか、保護段数を可変にしても２段と３段の切り替え
等、切り替え段数を限定する方法であった。
本発明では誤り保護回路の保護段数を多段階に設定でき
るようにして、しかも保護回路の回路構成を筒略化する
ことを目的とする。
るようにして、しかも保護回路の回路構成を筒略化する
ことを目的とする。
本発明の原理構成図を第１図に示す。図において、ＩＯ
はカウンタ初期値を予め設定可能な１Ｇ進カウンタ、２
０は判定出力を送出するレジスタを示す。
はカウンタ初期値を予め設定可能な１Ｇ進カウンタ、２
０は判定出力を送出するレジスタを示す。
ｌ６進カウンタ１０に読み取りパルスをクロック信号と
して入力し、読み取りパルスの段数に応じて最終カウン
ト値“１５”から減算した値“１５−段数”に予めカウ
ンタ初期値を２進符号でプリセットし、最終カウント値
をリップルキャリー（ＲＣ）とすることにより、レジス
タ２０より保護段数に応じた判定出力を送出することか
できる。
して入力し、読み取りパルスの段数に応じて最終カウン
ト値“１５”から減算した値“１５−段数”に予めカウ
ンタ初期値を２進符号でプリセットし、最終カウント値
をリップルキャリー（ＲＣ）とすることにより、レジス
タ２０より保護段数に応じた判定出力を送出することか
できる。
〔作用］
１６進カウンタ１０のカウンタ初期値を設定する方法と
して、θ〜１５の１０進数の各げたを４ビツトの２進符
号で表すと、 １０進数 ２進符号 ｏ ｏｏｏ。
して、θ〜１５の１０進数の各げたを４ビツトの２進符
号で表すと、 １０進数 ２進符号 ｏ ｏｏｏ。
２進符号
ｔｏｏ。
今１０進数の“１５“即ち２進符号“１１１１”をリッ
プルキャリーとし、初期値を“１４“即ち２進符号“１
１１０”と設定した時に１段保護回路、初期値を“１３
″即ち２進符号“１１０１”と設定した時に２段保護回
路、初期値を“１２”即ち２進符号“１１００”と選定
した時に３段保護回路、順次初期値を減少して２進符号
を設定することにより、保護段数を順次増やすことがで
き、必要に応じて１５段迄保護段数を可変にすることが
できる。即ち初期値を“最終値−段数”の２進符号で設
定することにより、任意の保護段数を予め設定すること
ができる。
プルキャリーとし、初期値を“１４“即ち２進符号“１
１１０”と設定した時に１段保護回路、初期値を“１３
″即ち２進符号“１１０１”と設定した時に２段保護回
路、初期値を“１２”即ち２進符号“１１００”と選定
した時に３段保護回路、順次初期値を減少して２進符号
を設定することにより、保護段数を順次増やすことがで
き、必要に応じて１５段迄保護段数を可変にすることが
できる。即ち初期値を“最終値−段数”の２進符号で設
定することにより、任意の保護段数を予め設定すること
ができる。
本発明の実施例の回路構成図を第２図に示す。
図において、１０は１６進カウンタ、２０は判定出力レ
ジスタを示す。
ジスタを示す。
１６進カウンタ１０にはカウンタ初期値を２進符号に応
じて設定するプリセット端子口Ａ、 ＤＢ、 ＤＣ，Ｄ
Ｅと、読み取りパルスをクロック信号として入力するＣ
Ｋ端子、判定すべきデータをロード信号として入力する
Ｌ端子、最終カウント数をリップルキャリーとしてレジ
スタ２０に送出するＲＣ端子とを備える。
じて設定するプリセット端子口Ａ、 ＤＢ、 ＤＣ，Ｄ
Ｅと、読み取りパルスをクロック信号として入力するＣ
Ｋ端子、判定すべきデータをロード信号として入力する
Ｌ端子、最終カウント数をリップルキャリーとしてレジ
スタ２０に送出するＲＣ端子とを備える。
判定出力レジスタ２０はフリップフロップからなり、１
６進カウンタ１０のＲ（Ｊｉ子からのりップルキャリー
信号を人力して、誤り判定出力信号を送出し、リセット
パルスによりフリップフロップをクリアする。
６進カウンタ１０のＲ（Ｊｉ子からのりップルキャリー
信号を人力して、誤り判定出力信号を送出し、リセット
パルスによりフリップフロップをクリアする。
本実施例の回路動作を説明するため実施例のタイミング
チャートを第３図に示す。図において、ＦＰは読み取り
パルス、［相］は判定すべき入力データ、［相］は判定
出力とする。
チャートを第３図に示す。図において、ＦＰは読み取り
パルス、［相］は判定すべき入力データ、［相］は判定
出力とする。
今保護回路を３段に設定するため１６進カウンタ１０の
初期値を１０進数の“１５−３ ＝１２”即ち２進符号
で“１１００″に設定すると、判定すべき入力信号［相
］がフレームパルスの第１段で“１１０１″がカウント
され、次の第２段のフレームでも入力信号［相］があれ
ばカウント値は次の“１１１０”まで進み、更に次の第
３段のフレームでも入力信号があればカウント値は次の
“１１１１”まで進み、最終数字のりップルキャリー“
１１１１”に達して判定出力＠が送出される。この場合
、フレームパルスの第１段で入力信号［相］の入力によ
り“１１０１”がカウントされ、次の段で入力信号［相
］がなければカウント値″１１０ビは初期値の“１１０
０”に戻り、リップルキャリー“１１１１”は送出され
ないので、判定出力［相］はレジスタ２０には送出され
ない。即ち第３段までカウントが進まなければ判定信号
は送出されない。したがって保護段数に応じて予め初期
値を設定しておけば、最終値までカウントが進めば誤信
号として判定送出し、カウントが最終値まで進まなけれ
ば誤信号として判定しない。
初期値を１０進数の“１５−３ ＝１２”即ち２進符号
で“１１００″に設定すると、判定すべき入力信号［相
］がフレームパルスの第１段で“１１０１″がカウント
され、次の第２段のフレームでも入力信号［相］があれ
ばカウント値は次の“１１１０”まで進み、更に次の第
３段のフレームでも入力信号があればカウント値は次の
“１１１１”まで進み、最終数字のりップルキャリー“
１１１１”に達して判定出力＠が送出される。この場合
、フレームパルスの第１段で入力信号［相］の入力によ
り“１１０１”がカウントされ、次の段で入力信号［相
］がなければカウント値″１１０ビは初期値の“１１０
０”に戻り、リップルキャリー“１１１１”は送出され
ないので、判定出力［相］はレジスタ２０には送出され
ない。即ち第３段までカウントが進まなければ判定信号
は送出されない。したがって保護段数に応じて予め初期
値を設定しておけば、最終値までカウントが進めば誤信
号として判定送出し、カウントが最終値まで進まなけれ
ば誤信号として判定しない。
なお以上は１６進カウンタを使用した場合について述べ
たが、８進カウンタを使用すれば７段までの可変保護回
路を構成することができる。
たが、８進カウンタを使用すれば７段までの可変保護回
路を構成することができる。
従来は一度回路を設計し製作すると、保護段数を変える
ことは不可能であった。特にＬＳＩの場合は製造後は変
更不可能である。本発明によればカウンタ初期値を予め
セットすることにより、簡単なカウンタの回路構成で保
護段数を可変にすることが出来る。
ことは不可能であった。特にＬＳＩの場合は製造後は変
更不可能である。本発明によればカウンタ初期値を予め
セットすることにより、簡単なカウンタの回路構成で保
護段数を可変にすることが出来る。
第１図は本発明の原理構成図、第２図は実施例の回路構
成図、第３図は実施例のタイミングチャート、第４図は
従来例の回路構成図、第５図は従来例のタイミングチャ
ート、第６図は他の従来例の回路構成図を示す。 図において、１，２．３はフリップフロップ、４は３人
カアンド、５．２０は判定出力レジスタ、６は組合わせ
アンドゲート、７は２−１セレクタ、１０は１６進カウ
ンタを示す。
成図、第３図は実施例のタイミングチャート、第４図は
従来例の回路構成図、第５図は従来例のタイミングチャ
ート、第６図は他の従来例の回路構成図を示す。 図において、１，２．３はフリップフロップ、４は３人
カアンド、５．２０は判定出力レジスタ、６は組合わせ
アンドゲート、７は２−１セレクタ、１０は１６進カウ
ンタを示す。
Claims (1)
- 【特許請求の範囲】 ディジタル伝送における誤り発生保護回路において、 カウンタ初期値を予め設定可能な１６進カウンタ（１０
）と、該１６進カウンタの出力信号により判定出力を送
出するレジスタ（２０）とを備え、 該１６進カウンタ（１０）に読み取りパルスをクロック
信号として入力し、判定すべき入力データの読み取りパ
ルスの段数に応じて最終カウント値“１５”から減算し
たカウント値“１５−段数”に予めカウンタ初期値を２
進符号でプリセットし、最終カウント値の２進符号をリ
ップルキャリーとすることにより、 該レジスタ（２０）より誤り発生保護回路の保護段数に
応じた判定出力を送出することを特徴とする保護段数可
変回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP700589A JPH02186732A (ja) | 1989-01-12 | 1989-01-12 | 保護段数可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP700589A JPH02186732A (ja) | 1989-01-12 | 1989-01-12 | 保護段数可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186732A true JPH02186732A (ja) | 1990-07-23 |
Family
ID=11653953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP700589A Pending JPH02186732A (ja) | 1989-01-12 | 1989-01-12 | 保護段数可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845430A (en) * | 1995-07-12 | 1998-12-08 | Kureha Kagaku Kogyo Kabushiki Kaisha | Leader for fly fishing and process for producing the same |
-
1989
- 1989-01-12 JP JP700589A patent/JPH02186732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845430A (en) * | 1995-07-12 | 1998-12-08 | Kureha Kagaku Kogyo Kabushiki Kaisha | Leader for fly fishing and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611337A (en) | Minimal logic synchronous up/down counter implementations for CMOS | |
| US4132975A (en) | Majority decision device | |
| US5448606A (en) | Gray code counter | |
| US4570215A (en) | Input/output device for programmable controller | |
| JPH02186732A (ja) | 保護段数可変回路 | |
| US4692640A (en) | Majority circuit comprising binary counter | |
| JPH06291604A (ja) | 可変遅延回路 | |
| JPH05333808A (ja) | 表示駆動回路 | |
| US3108226A (en) | Electrical pulse-counting devices | |
| US3862401A (en) | Multi-phase pulse counter | |
| US5477168A (en) | Finite state machine with means for the reduction of noise effects | |
| JPH04101535A (ja) | インタフェース回路 | |
| JPH10126228A (ja) | デジタル波形整形回路 | |
| Bleickardt | Multimoding and its suppression in twisted ring counters | |
| SU1420665A1 (ru) | Счетное устройство с контролем | |
| JPH0214813B2 (ja) | ||
| SU1649677A1 (ru) | Устройство дл контрол @ -кода | |
| JPH0481124A (ja) | カウント数設定切換方式 | |
| JP2529902B2 (ja) | ビット相関判定回路 | |
| JP2687793B2 (ja) | ヒステリシス付き誤り率警報回路 | |
| JPH0683066B2 (ja) | カウンタ回路 | |
| JPH03254215A (ja) | カスケード接続カウンタ | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPH04243316A (ja) | パルス信号の開始タイミング設定切換方式 | |
| JPH0422220A (ja) | タイマー回路 |