JPH02186711A - ディジタル周波数発生器 - Google Patents

ディジタル周波数発生器

Info

Publication number
JPH02186711A
JPH02186711A JP1243269A JP24326989A JPH02186711A JP H02186711 A JPH02186711 A JP H02186711A JP 1243269 A JP1243269 A JP 1243269A JP 24326989 A JP24326989 A JP 24326989A JP H02186711 A JPH02186711 A JP H02186711A
Authority
JP
Japan
Prior art keywords
signal
multiplexer
output
clock
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1243269A
Other languages
English (en)
Inventor
Hubert Weber
フーベルト　ウェーバー
Volker Thamm
フォルカー　タム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02186711A publication Critical patent/JPH02186711A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は第１及び第２のクロック発／１．器及び周波数
加惇段からなるディジタル周波数発生器に係る。
米国特許４３０８６１９号は２つの異なる周波数を有す
る２つのり０ツク信号用の加算器回路からなる移相ｖ制
御段を記載している１、加算さるべき２つのり０ツク信
号Ｇｉ　Ｄノリツブ７０ツブ及びノアゲートに印加され
る。かかる回路配置は、加算さるべき２つのクロック信
号の部分的に又は完全にオーバラップするパルスをもっ
てしても、２つのり０ツク信号の和が正確に形成される
ことを確実にする。
低周波数り０ツク信号の種々の周期に自って平均すると
、２つのクロック信号周波数の正確な和はこの方法で得
られる６、低周波数りＯツク信号の周期内で、このクロ
ック信号の周期に口っでのり０ツク１ツジの分布は不均
一である。
本発明の目的は、出力信号のりＯツク１ツジのより均等
な分布を有する、前述の型の回路配置を提供することに
ある１゜ この目的は、周波数加枠段が移相器、加ｔｓ墓及びンル
チプレクサからなることで達成される。
望ましい実施例において、第１のクロック信号が１／ｎ
周期だけ移相されたｎ出力信号を常に発生し、その信号
が？ルチプレクナヘ印加される移相器に印加され、第２
のクロック信号が、その出力がンルチプレクリの制御入
力に接続されたカウンタの第１のｌ１ｔｌｌｌ入力に印
加される。
実施例 第１図は本発明の望ましい一実施例を示す１．第１のり
０ツク発生器１及び第２のりＯツク発生器２は２つのり
０ツク信号２ｆｌ及び「２を発生づる。第１のり０ツク
信号２「１の時間的変化を第２図の線ａで示し、第２の
クロック信号ｒ２の時間的変化を第２図の線ｒで示す。
第１のクロック発生器のり０ツク信号２ｆ１は移相器３
の入力に印加される。実施例では、移相器３は第１及び
第２のＤフリップフロツブ３１．３２及びインバータ３
３からなる。各Ｄフリップ７０ツブ３１゜３２はり０ツ
ク人力、Ｄ入力、非反転出力Ｑ及び反転出力Ｑ′を有す
る。第１のり０ツク発生器１のり０ツク信号は第１のＤ
ノリツブ７０ツブ３１のり０ツク入力に、またインバー
タを介して第２のＤフリップ７０ツブ３２のクロック人
力に直接に印加される。Ｄノリツブ７０ツブ３１．３２
の反転出力Ｑ′はこれらの同じノリツブ７０ツブのＤ入
力へ接続される。従って、Ｄフリップフロツブ３１．３
２の出力からタップされうるり０ツク信号はそれらの入
力に印加されたりＯツク信号の半分周波数しか右さない
。第１のＤスリップ７０ツブ３１．（７）非反転出力か
らタップされつるり０ツク信Ｑｆ’ｌに比べ、第２のＤ
ノリツブ７０ツブ３２に反転出力Ｑ′からタップされう
るり０ツク信号ｆ’１（−９０°）の移相Ｓ、ｔ９０°
だけ遅れ、第１のＤフリップ７０ツブ３１の反転出力Ｑ
′からタップされつるクロック信Ｑｆ’　１　（−１８
０°）の移相は１８０°だけ遅れ、第２のＤノリツブ７
０ツプ３２の非反転出力Ｑからタップされうるクロック
信号ｆ　ｉ　（−２７０’　）の移相は２７０″だけ遅
れる。これらの４つのり０ツク信号の時間的変化は第２
図のｌｂからｅにより示される。これらの４つのり０ツ
ク信号はンルチプレクサ４の第１゜２．３及び４の入力
４１．４２．４３．４４にその順序で印加される。、こ
れらの移相クロック信号の１つは、それ故ンルチプレク
サ４のアドレス人力４７を作動させることにより毎回選
択されうる。。
第２の発生器２の第２のクロック信号「２と同様節１の
クロック発生器１の第１のり０ツク信号２「１はランノ
フ」ントローラ５に印加される。
本発明の実施例では、このシーケンスコントローラはパ
ルス変成器５１．ＲＳノリップノＯツブ５２、補助カウ
ンタ５３及びアドレスカウンタ５４からなる。パルス変
成器は第１及び２のクロック発生器１．２からり０ツク
信号２ｆｌ及び「２を受ける。パルス変成器５１は第２
のクロック信号ｆ２を第１クロツク信号２ｆ１と同期さ
せ、同時に第２のクロック信号ｆ２のパルス長を第１の
り０ツク信号のパルス長に制限する。第２図において、
線「はクロック信号ｆ２の時間的変化を示し、その下の
１；Ａｏはパルス変成器５１の出力からタップされうる
１Ｉ１１ｒ１ａパルスを示す、、＆１ｊＩＩｌパルスは
ＲＳノリップフＯツブ５２のセット入力Ｓに印加される
。ＲＳフリップ７０ツブ５２の出ｆ＞は補助カウンタ５
３のイネーブル人力ＥＮに接続される。第１のりＯツク
発生器１の第１のり０ツク信号２ｆ’１は補助カウンタ
のクロック入力へ印加される。三つのりＯツク１ツジの
後毎回、補助カウンタ５３はアドレスカウンタ５４の入
力へ伝送される出力パルスを発生ずる６、アドレスカウ
ンタ５４のカウント出力ＺはンルＦプレクサ４のアドレ
ス人力４７へ接続される。アドレスカウンタ５４は、カ
ウント３からカウント０に変わる時、’ｔａｐリパルス
を伝送出力ＣＯに発生し、ぞの１ヤリパルスをＲＳノリ
ツブ７０ツブ５２のリセット人力Ｒに印加するモア１０
−４−カウンタである、。
第２のクロック発生器２の人力クロックがアクｊイブで
ない限り（第２図の移相Ａ）、ＲＳノリツブフロップ５
２はリセットされ、アドレスカウンタ５４は皐を示す。
従って、ンルチプレク４ｊ４の第１の入力４１はマルチ
プレクサの出力４５へ切り変えられる。−度クロック信
号ｆ２がそのアクティブ状態に変ると、パルス変成！１
５１はＲＳノリップフ０ツブ５２をセラ１−する！１Ｊ
ｉｌｌパルスを発生する。この動作は補助カウンタを作
動させる、１第１のクロック信号２ｆ’ｌの各三つのり
Ｏツクエツジの後、補助カウンタ５３の出力信号はアド
レスカウンタ５４を１ユニット歩進させる。全ての四つ
のカウントを通った後、パルス発生Ｓ！！１１５１の新
パルスがｎくまでアドレスカウンタ５４の伝送パルス４
１　ＲＳフリップフＬ１ツブ５２をリセットする。？ド
レスカウンタ５４のカウントの結果としてマルチプレク
リの第１の入力４１（移相Ａ及びＢを有する）９第２の
入力４２（移相Ｃ）、第３の入力４３（移相Ｄ）、第４
の入力４４（移相Ｅ）。
そして再び第１の人力４１（移相Ｆ）はその出力へ切り
変えられる。その結果、出力信号［ｆＯｕｔＪは順次移
相されたクロック信号から形成される６゜第２図の！！
ｊ！　ｈ　Ｇ、を出力信号１−ｒｏｕｔＪを示す。ｆｆ
ｉ号変比変化移相Ｂ、Ｃ，Ｄ、Ｅにおいて、出力クロッ
ク信号の低移相が半分短かくされ、この方法において、
四つの短かくされた周期が三つのり［１ツク信号周期の
時間に展開したごとを示す。従って、信号変化は均一に
され、にり高い囚波数成分は焦狸に低い周波数にされる
。
移相器により発生されうる移相クロック信号のｎの故が
太き１）れば大きいほど、第２のクロック信号の追加の
結果として、出力信号から得られる均一性はより大きく
なる。この１」的に対して、アドレスカウンタは発生さ
れた移相クロック信号の数「１だけのカラン１−を右す
る。補助カウンタは、移相り０ツク信号の各ｎ−１終了
したクロックエツジの後、出力パルスを発生するべきで
ある。
マルチプレクサの入力を逆の順序に即らアドレス力・ク
ンタのカウントする方向を逆転することにより変えた時
、二つのクロック信号ｆ１及びｒ２の間の差はそれらの
和の代りに形成される。又、これらの二つのクロック（
３号を豆いに減算する場合、均一な４ｇ号変化は、右利
な方法で達成される。
上記の実施例において、１ルチプレクサ４の入力の数は
移相器３により発生された移相出力信号の数に対応した
立上り及び立上りのクロックエツジをカウントする補助
カウンタ５３の構成は、特別な環境において特に高周波
数では、少しＪスト高となる。
本発明の他の実施例において、マルチプレクサ４の入力
の数は、移相器３の移相出力信号の数を越える。次に、
マルチプレクリの種々の人力は同じ人力信号によって数
回占められる。
第３図はその回路配置が特にことわらない限り第１図に
示す典型的実施例の回路配置に対応する典型的実施例を
示す、。
この実施例、においで、マルチプレクサ４は６つの入力
４１，４２，４３，４４，４５，４６を有する。マルチ
プレクサ４の第１の入力４１は第１のＤフリップノロツ
ブ３１の非反転出力に接続される。マルチプレクサ４の
第２及び３の入力４２゜４３は、夫々９０°移相が遅れ
るクロック信号ｆ　（−９０°）を受ける。マルチプレ
クサ４の第４の人力４４は１８０°移相が遅れるクロッ
ク信号１（−１８０°）を受け、第５及び第６の入力４
５．４６は２７０°移相が遅れるクロック信号ｆ　１　
（−２７０”　）を受ける。６つの入力により、アドレ
スカウンタ５４はモジュロ−６−カウンタとして構成さ
れる。。
この回路配おから、補助カウンタは省略される。
り０ツク発生器１の出力信１２ｆ’１はクロック信号と
してアドレスカウンタ５４へ切側される。この７ドレス
カウンタ５４のイネーブル人力ＥＮはＲＳフリップノＯ
ツブ５２の出力へ接続される。
さらに、１８０゛移相が遅れる信＠ｆｌ（１８Ｑ°）は
、パルス発生器５１に印加される。パルス発生器５１は
、１８０°移相ｄれたクロック信Ｑｆｌ（−１８０”　
）が立上りりＯツクエツジを有する時正確に第２のりＯ
ツク発生混２の出力信号ｆ２の各立上りクロックエツジ
の後出力パルスを発生するように、構成される。アドレ
スカウンタ５４は第１のりＯツク発生器のクロック信号
２ｆ’ｌの各立上りり０ツクエツジで歩進される。これ
は、第４図の線で示すパルス発生器５１のクロック信号
がＲＳフリップ゛ノ０ツブをセットし、従ってカウンタ
５４のイネーブル入力がリリースされる時、初めて移相
Ｅに影響が出る。次に、カウンタ５４Ｕ毎回問題の入力
が？ルチプレクナ４の出力に切り変えられる全ての６つ
のカウントを通る１、６つのカウントが通った後、７ド
レスカウンタ５４のカウントは再び零にリセットされ、
その伝送出力ＣＯでの出力パルスはＲＳノリツブ７０ツ
ブ５２をリセットする。この方法において、移相Ｇ及び
１−１でり０ツク信ｔｉｆ’１が、移相ｒ及びＫでの９
０゜遅れのクロック信号ｆ１が、移相しで１８０°移相
遅れのり０ツク信号ｆ　１　（−’　１８０°）が移相
Ｍ及びＮで　２７０°移相遅れのクロック信号「１（−
２７０’　）か、最後に、移相Ｏで再びクロック信号＋
１がマルチプレクサ４の出力４８に切り変えられる。
第４図の線りは、これらの個々の移相を有するマルチプ
レクサ４の出力信号を示ず。それは正確に第１実施例の
マルチプレクサ４の出力信号に対応する。マルチプレク
リに対する追加入力の回路のコストは、この方法で節約
されうる補助カウンタのコストより少ない。残りに対し
ては、上記の利点はそのままである。
更に他の実施例（図示せず）において、ぞ、の入力の数
が発生された移相信号の数に正確に対応するンルチプレ
クサが用いられる。アドレスカウンタとして、マルチプ
レクサの入力の数を越える複数のカウントを有するカン
ウターが選ばれる３、この型のマルチプレクサ゛により
、利用できるアドレス信号で関連する入力をこのアドレ
ス信号に応答して出力へ切り変えるアドレスエンコーデ
ィングロジックが用いられる。この実施例において、マ
ルチプレクサの７ドレスエンコーデイングロジツクは、
秤々のカウントに対して意図されたマルチプレクサ−の
人力を繰返し選択するよう配置される。
たとえば、アドレス信号零に対して第１の入力が選ばれ
、アドレス信＠１及び２に対して第２の入力が、アドレ
ス信号３に対して第３の入力が、アドレス信号４及び５
に対して第４の入力が、入力に切り変えられるよう選ば
れる。この方法において、第２実論例のように、マルチ
プレクリの出り信号は又補助カウンタなしに構成されつ
る。この解決方法はマルチプレクサの入力の数は低く保
たれうる利点を５える。
後者の実施例の変形（図示せず）は、そのカウントのそ
の数がマルチプレクサの入力の敢に対応するカウンタを
選ぶことからなる。、論理を切り変えることにより、カ
ウンタは特定のカウントで少なくても一つのクロック周
期の為に妨げられ、これにより再び所望の出力信号が１
９られる。
【図面の簡単な説明】 第１図ｔよ本発明の一実施例を足す図、第２図はパワー
／時間系統図、第３図は本発明の他の実施例を示す図、
第４図は他のパワー／時間系統図である。 １．２・・・り０ツク発生器、３・・・移相器、４・・
・マルチプレクリ、５・・・」ントローラ、３１．３２
・・・Ｏフリップノロツブ、３３・・・インバータ、４
１゜４２．４３，４４．４５．４６・・・入力、４７・
・・アドレス人力、４８・・・出力、５１・・・パルス
変成器、５２・・・ＲＳフリップ７０ツブ、５３・・・
補助カウンタ、５４・・・７ドレスカウンタ、Ａ、Ｂ、
Ｃ，Ｄ。 Ｅ、Ｆ、Ｇ、Ｈ，夏、に、ｊ−＋　Ｍ、Ｎ、Ｏ・・・移
相、ａ、ｂ、ｃ、ｄ、ｅ、ｆ’、ｇ、ｈ・・・線、ＣＯ
・・・送信比＃、ＥＮ・・・イネーブル入力、２ｆ１．
ｆ２・・・クロック（ｉ号、ｆｌ、ｆｌ　（−９０’　
）、１（−１８０”　）　、　　ｆ　１　（−２７０”
　）・・・クロック信号のパルス、ｒｏｕｔ・・・出力
信号、ａ＋ｏｄ４６・・・モジューロカウンタ、Ｒ・・
・リヒット入力、Ｓ・・・セット入力、２・・・カウン
ト出力。 １コ １コ Φ ζｎ １＝

Claims (7)

    【特許請求の範囲】
  1. （１）第１及び２のクロック発生器及び周波数加算段か
    らなるディジタル周波数発生器であつて、周波数加算段
    は、移相器（３）、マルチプレクサ（４）及びシーケン
    スコントローラ（５）からなることを特徴とするディジ
    タル周波数発生器。
  2. （２）第１のクロック信号（２ｆ１）が１／ｎ周期だけ
    移相されたｎ出力信号を発生し、その信号がマルチプレ
    クサへ印加される移相器（３）へ印加され、第２のクロ
    ック信号（ｆ２）が、その出力がマルチプレクサ（４）
    のアドレス入力に接続されたシーケンスコントローラの
    第１の入力へ印加されることを特徴とする請求項１記載
    の回路配置。
  3. （３）マルチプレクサ（４）はｎ個の入力（４１、４２
    、４３、４４）を有し、移相器（３）の各移相された出
    力信号がこれらの入力（４１、４２、４３、４４）のそ
    れぞれに印加されることを特徴とする請求項２記載の回
    路配置。
  4. （４）マルチプレクサの入力の数はｎを越え、一方移相
    器（３）の少なくても１つの移相された出力がマルチプ
    レクサ（４）の２つの入力に印加されることを特徴とす
    る請求項２記載の回路配置。
  5. （５）シーケンスコントローラはマルチプレクサの入力
    の数に対応するカウントの数を有するアドレスカウンタ
    よりなることを特徴とする請求項３記載の回路配置。
  6. （６）シーケンスコントローラは第１のクロック発生器
    のクロック信号（２ｆ１）が印加され、その出力がアド
    レスカウンタ（５４）のクロック入力に接続される補助
    カウンタ（５３）からなることを特徴とする請求項５記
    載の回路配置。
  7. （７）アドレスカウンタ（５４）は制御回路（５３）に
    印加されるリセット信号を発生し、制御回路は第２のク
    ロック発生器（２）の次のクロック信号が着くまで回路
    はアドレスカウンタを止めることを特徴とする請求項５
    又は６のいずれか１項記載の回路配置。
JP1243269A 1988-09-22 1989-09-19 ディジタル周波数発生器 Pending JPH02186711A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3832152A DE3832152A1 (de) 1988-09-22 1988-09-22 Digitaler frequenzgenerator
DE3832152.1 1988-09-22

Publications (1)

Publication Number Publication Date
JPH02186711A true JPH02186711A (ja) 1990-07-23

Family

ID=6363459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243269A Pending JPH02186711A (ja) 1988-09-22 1989-09-19 ディジタル周波数発生器

Country Status (5)

Country Link
US (1) US5122757A (ja)
EP (1) EP0360349B1 (ja)
JP (1) JPH02186711A (ja)
DE (2) DE3832152A1 (ja)
FI (1) FI894427A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512621B1 (en) * 1991-05-08 1997-08-13 Koninklijke Philips Electronics N.V. Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop
US5414308A (en) * 1992-07-29 1995-05-09 Winbond Electronics Corporation High frequency clock generator with multiplexer
EP0688101B1 (en) * 1994-06-17 1999-10-06 Tektronix, Inc. Apparatus and method for digital phase shift
JPH10208470A (ja) * 1997-01-17 1998-08-07 Nec Corp 同期型半導体記憶装置
JPH10322174A (ja) * 1997-05-21 1998-12-04 Oki Micro Design Miyazaki:Kk 周波数逓倍回路
US6535045B1 (en) * 1998-07-09 2003-03-18 Intel Corporation Integrated circuit interconnect routing using double pumped circuitry
US6026141A (en) * 1998-07-16 2000-02-15 Toshiba America Electronic Components Inc. One load conditional look ahead counter
US6204709B1 (en) * 1999-09-30 2001-03-20 Nortel Networks Limited Unlimited phase tracking delay locked loop
US6822488B1 (en) * 2000-07-31 2004-11-23 Skyworks Solutions, Inc. Frequency synthesizer
US6987700B1 (en) * 2002-04-02 2006-01-17 Via Technologies, Inc. Method and system for writing data to a memory
DE102013225897A1 (de) * 2013-12-13 2015-06-18 Continental Teves Ag & Co. Ohg Induktiver Sensor mit einem beliebig langen Messweg
CN104242906A (zh) * 2014-09-30 2014-12-24 成都市晶林科技有限公司 非制冷红外探测器接口时序控制电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2881320A (en) * 1957-06-07 1959-04-07 Goldberg Bernard Variable frequency high stability oscillator
US3292100A (en) * 1966-01-04 1966-12-13 Gen Electric Pulse generator with multiple phasedisplaced outputs
DE1762470C3 (de) * 1968-06-22 1974-04-04 Siemens Ag, 1000 Berlin U. 8000 Muenchen Impulsgeber zur Ableitung von Impulsen definierter Phasenlage bezüglich einer Steuerwechselspannung
JPS5817386A (ja) * 1981-07-23 1983-02-01 Furuno Electric Co Ltd 多数チヤンネルパルスの位相制御回路
US4562402A (en) * 1983-04-29 1985-12-31 Tektronix, Inc. Method and apparatus for generating phase locked digital clock signals
US4617679A (en) * 1983-09-20 1986-10-14 Nec Electronics U.S.A., Inc. Digital phase lock loop circuit
US4868428A (en) * 1987-02-20 1989-09-19 Cooper J Carl Apparatus for shifting the frequency of complex signals
US4862096A (en) * 1987-05-13 1989-08-29 Tektronix, Inc. Programmable multiphase sequence controller
CA1289199C (en) * 1987-09-19 1991-09-17 Masaaki Kawai Phase shift circuit

Also Published As

Publication number Publication date
DE58909769D1 (de) 1997-03-06
EP0360349A2 (de) 1990-03-28
FI894427A (fi) 1990-03-23
FI894427A0 (fi) 1989-09-19
EP0360349B1 (de) 1997-01-22
DE3832152A1 (de) 1990-03-29
EP0360349A3 (de) 1990-11-22
US5122757A (en) 1992-06-16

Similar Documents

Publication Publication Date Title
US5365119A (en) Circuit arrangement
JPH02186711A (ja) ディジタル周波数発生器
JPH03502753A (ja) デジタルプログラマブル高速度周波数分割器
KR100313255B1 (ko) 디지털주파수체배기용조합지연회로
Klepacki et al. Low-jitter wide-range integrated time interval/delay generator based on combination of period counting and capacitor charging
JPH03188711A (ja) デイジタル波形合成用集積回路
US6798266B1 (en) Universal clock generator using delay lock loop
TWI422157B (zh) 相位產生裝置及相位產生方法
JP4560039B2 (ja) 直交クロック分周器
US8638174B2 (en) Digital signal generator
US5488646A (en) Clock divider
JP2001519616A (ja) 可変モジュロ周波数分周器
JPH1022798A (ja) デジタル周波数分割器位相シフタ
US3665314A (en) Communications system comprising a matrix network of modulation elements
US7319348B2 (en) Circuits for locally generating non-integral divided clocks with centralized state machines
JPH0936664A (ja) 周波数変換回路
JPH03163908A (ja) クロツク信号遅延回路
WO2023074740A1 (ja) 量子コンピュータの制御装置
JPS5843618A (ja) 同期パルス発生装置
JPH0350453B2 (ja)
JPH06314969A (ja) 位相調整回路
JP2592522B2 (ja) Ｐｎ符号の位相変調回路
JPH0774654A (ja) 多重化回路
JPH0514153A (ja) 二相クロツク信号発生回路
JPS6130122A (ja) パラレル−シリアル変換回路