JPH0218645A - メモリ管理方式 - Google Patents
メモリ管理方式Info
- Publication number
- JPH0218645A JPH0218645A JP63170188A JP17018888A JPH0218645A JP H0218645 A JPH0218645 A JP H0218645A JP 63170188 A JP63170188 A JP 63170188A JP 17018888 A JP17018888 A JP 17018888A JP H0218645 A JPH0218645 A JP H0218645A
- Authority
- JP
- Japan
- Prior art keywords
- data
- amount
- counter
- read
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 claims description 4
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、メモリ管理方式、より詳細し３は、プリフェ
ッチするデータ量が固定されているメモリ管理方式に関
する。
ッチするデータ量が固定されているメモリ管理方式に関
する。
従来技術
プリフェッチするデータ量が固定されていることにより
、ランダムファイルの様に、データに連続性がない場合
、余分なデータまでキャッシュメモリに読み込んでしま
うため、データ転送に無駄な時間を費してしまう。また
、プリフェッチするデータ量が小さいとプリフェッチし
たデータ量以上に必要なデータが連続し、プリフェッチ
の効果が十分に得られないといった点が挙げられる。
、ランダムファイルの様に、データに連続性がない場合
、余分なデータまでキャッシュメモリに読み込んでしま
うため、データ転送に無駄な時間を費してしまう。また
、プリフェッチするデータ量が小さいとプリフェッチし
たデータ量以上に必要なデータが連続し、プリフェッチ
の効果が十分に得られないといった点が挙げられる。
目 的
本発明は、上述のごとき実情に鑑みてなされたもので、
ディスクキャッシュシステムにおけるヒツト率の向上と
、処理時間の高速化を図ることを目的としてなされたも
のである。
ディスクキャッシュシステムにおけるヒツト率の向上と
、処理時間の高速化を図ることを目的としてなされたも
のである。
構 成
本発明は、上記目的を達成するために、ディスクキャッ
シュシステムのメモリ管理方式において、データ転送時
にデータの連続性の度合によってプリフェッチを行なう
データ量を動的に変化させることを特徴としたものであ
る。以下、本発明の実施例に基づいて説明する。
シュシステムのメモリ管理方式において、データ転送時
にデータの連続性の度合によってプリフェッチを行なう
データ量を動的に変化させることを特徴としたものであ
る。以下、本発明の実施例に基づいて説明する。
ディスクキャッシュシステムにおいて、ディスク等の記
憶装置のデータをキャッシュメモリ内に取り込む際に、
データがシーケンシャルファイルの様に一連の処理に必
要なデータが連続して記憶装置のメモリ内に存在してい
る時は、プリフェッチするデータ量を増やし、ランダム
ファイルの様】 にデータが連続していない時は、ブリフェッチするデー
タ量を減らすという様に、記憶装置のメモリ内に一連の
処理に必要なデータが連続しているかいないかの度合に
よってプリフェッチするデータ量を決定する。以下にそ
の実施例を示す。
憶装置のデータをキャッシュメモリ内に取り込む際に、
データがシーケンシャルファイルの様に一連の処理に必
要なデータが連続して記憶装置のメモリ内に存在してい
る時は、プリフェッチするデータ量を増やし、ランダム
ファイルの様】 にデータが連続していない時は、ブリフェッチするデー
タ量を減らすという様に、記憶装置のメモリ内に一連の
処理に必要なデータが連続しているかいないかの度合に
よってプリフェッチするデータ量を決定する。以下にそ
の実施例を示す。
実施例１
第１図は、本発明の一実施例を説明するための図で、図
中、Ｍ、はキャッシュメモリ、Ｍ２はメモリ、ＰＦはプ
リフェッチで１図示のように、ホストがＡブロックのデ
ータを必要とする時、記憶装置のメモリＭ、からキャッ
シュメモリＭ２ヘブリフェッチ分のコ、ブロックを含む
Ａ−Ｂの２つのブロックを読み込む。次に、Ｂブロック
のデータをホストが必要とする時は既にキャッシュメモ
リ内にＢブロックのデータが存在し、ヒツトとなる。さ
らにＡ−Ｂブロックに連続するＣブロックをホスｌへか
必要とする時は前回のミス時より、連続したＡ−Ｂの２
つのブロックを処理に使用していることからプリフェッ
チするデータ量を２ブロツク分にし、Ｃ，Ｄ、Ｅの３ブ
ロツクを読み込む。以下、Ｄ、Ｅと使用し、Ｅと連続し
ているＦを読み込む時は、前回ミス時より、連続した３
ブロツクを使用しているのでプリフェッチするデータ量
を４（ブリフェッチ量をＰａｎを前回ミス時からの使用
ブロックとするとｐ＝２″−１）としてキャッシュメモ
リへ読み込みを行なう。但し、プリフェッチする量が大
きくなるにしたがって、データ転送に要する時間が増加
していくため、プリフェッチは、表１に示すように、最
大１６ブロツクまでとする。
中、Ｍ、はキャッシュメモリ、Ｍ２はメモリ、ＰＦはプ
リフェッチで１図示のように、ホストがＡブロックのデ
ータを必要とする時、記憶装置のメモリＭ、からキャッ
シュメモリＭ２ヘブリフェッチ分のコ、ブロックを含む
Ａ−Ｂの２つのブロックを読み込む。次に、Ｂブロック
のデータをホストが必要とする時は既にキャッシュメモ
リ内にＢブロックのデータが存在し、ヒツトとなる。さ
らにＡ−Ｂブロックに連続するＣブロックをホスｌへか
必要とする時は前回のミス時より、連続したＡ−Ｂの２
つのブロックを処理に使用していることからプリフェッ
チするデータ量を２ブロツク分にし、Ｃ，Ｄ、Ｅの３ブ
ロツクを読み込む。以下、Ｄ、Ｅと使用し、Ｅと連続し
ているＦを読み込む時は、前回ミス時より、連続した３
ブロツクを使用しているのでプリフェッチするデータ量
を４（ブリフェッチ量をＰａｎを前回ミス時からの使用
ブロックとするとｐ＝２″−１）としてキャッシュメモ
リへ読み込みを行なう。但し、プリフェッチする量が大
きくなるにしたがって、データ転送に要する時間が増加
していくため、プリフェッチは、表１に示すように、最
大１６ブロツクまでとする。
また、ミス時に前のデータと連続していないデータを読
み込む時は、プリフェッチを１−ブロックだけにする。
み込む時は、プリフェッチを１−ブロックだけにする。
このように前の処理に使われたデータの連続性によって
、次のデータの読み込み時のブリフェッチ量を動的に変
えデータ転送時間を最小限に留め、より高いヒツト率を
得ることにより高速処理を実現する。
、次のデータの読み込み時のブリフェッチ量を動的に変
えデータ転送時間を最小限に留め、より高いヒツト率を
得ることにより高速処理を実現する。
実施例２
ブリフェッチ量を第２図に示したフローチャートで示す
方法によって決定する。
方法によって決定する。
まず、データを読み込む時、そのデータがキャッシュ内
に存在している時（ヒツト（ｂｉｔ） シている時）は
、ヒツトが何回連続しているかを示すｎを参照し、それ
に今回のヒツト分１を加えプリフェッチするデータ量Ｐ
をｐ−２１″−１１で表わされる式で決定する。しかし
、ｎが大きくなると、ブリフェッチ量Ｐが大きくなりす
ぎデータ転送に要する時間が大きくなってしまう。そこ
で、ある一定値以上は、プリフェッチを行なわないよう
に最大値ＲＩＭを決めておき、ヒツトが多数連続しても
１度に読み込むブリフェッチ量はＲＩＭとする。
に存在している時（ヒツト（ｂｉｔ） シている時）は
、ヒツトが何回連続しているかを示すｎを参照し、それ
に今回のヒツト分１を加えプリフェッチするデータ量Ｐ
をｐ−２１″−１１で表わされる式で決定する。しかし
、ｎが大きくなると、ブリフェッチ量Ｐが大きくなりす
ぎデータ転送に要する時間が大きくなってしまう。そこ
で、ある一定値以上は、プリフェッチを行なわないよう
に最大値ＲＩＭを決めておき、ヒツトが多数連続しても
１度に読み込むブリフェッチ量はＲＩＭとする。
また、データ読み込み時に、そのデータがキャッシュ内
に存在しない時（ミス（ｍｉｓｓ） している時）は、
ｎ＝ｏとしてブリフェッチ量Ｐを○とする。このように
、ヒツトが連続している場合は、データのシーケンシャ
ル率が高いものとして、ブリフェッチ量を増し、ミス時
は少なくといったようにブリフェッチ量を動的に変化さ
せる。
に存在しない時（ミス（ｍｉｓｓ） している時）は、
ｎ＝ｏとしてブリフェッチ量Ｐを○とする。このように
、ヒツトが連続している場合は、データのシーケンシャ
ル率が高いものとして、ブリフェッチ量を増し、ミス時
は少なくといったようにブリフェッチ量を動的に変化さ
せる。
実施例３
第３図のようなハードウェア構成において、データ読み
込み時に、読み込むデータのアドレスとデータ量を与え
ることによってブリフェッチデータ量を決定する。
込み時に、読み込むデータのアドレスとデータ量を与え
ることによってブリフェッチデータ量を決定する。
第３図において、１はキャッシュテーブルメモリ、２は
読み込みデータアドレス、３はコンパレータ、４はカウ
ンタ、５は読み込みデータ量、６はセレクタ、７はＤＭ
ＡＣで、まず、読み込もうとするデータがキャッシュ内
に存在しているかを、データのアドレスとキャッシュテ
ーブルメモリの内容をコンパレータ３で比較する。キャ
ッシュ内にデータが存在する時はカウンタ４に１パルス
を送り、ミス時はカウンタをクリアする。このようにし
て、カウンタ４でヒツトが連続した回数をカウントし、
その値によってセレクタ６でプリフェッチするデータ量
を決定して読み込むデータ量に加え、ＤＭＡＣ７のワー
ドカウントレジスタに次に読み込むデータ量をセラ１−
する。
読み込みデータアドレス、３はコンパレータ、４はカウ
ンタ、５は読み込みデータ量、６はセレクタ、７はＤＭ
ＡＣで、まず、読み込もうとするデータがキャッシュ内
に存在しているかを、データのアドレスとキャッシュテ
ーブルメモリの内容をコンパレータ３で比較する。キャ
ッシュ内にデータが存在する時はカウンタ４に１パルス
を送り、ミス時はカウンタをクリアする。このようにし
て、カウンタ４でヒツトが連続した回数をカウントし、
その値によってセレクタ６でプリフェッチするデータ量
を決定して読み込むデータ量に加え、ＤＭＡＣ７のワー
ドカウントレジスタに次に読み込むデータ量をセラ１−
する。
以北のようにして、ヒツトの連続している回数によって
ブリフェッチ量を動的に変化させる。
ブリフェッチ量を動的に変化させる。
効 果
以」二の説明から明らかなように、本発明によると、前
の処理に使われたデータの連続性［こよって、次のデー
タの読み込み時のブリフェッチ量を動的に変えるように
したので、データ転送時間を最小限しこ留め、より高い
ヒント率を得ることが可能となり、高速処理を実現する
ことができる。
の処理に使われたデータの連続性［こよって、次のデー
タの読み込み時のブリフェッチ量を動的に変えるように
したので、データ転送時間を最小限しこ留め、より高い
ヒント率を得ることが可能となり、高速処理を実現する
ことができる。
第１図乃至第３図は、それぞれ本発明の詳細な説明する
ための図である。 」・キャッシュテーブルメモリ、２・・・読み込みデー
タアドレス、３・・コンパレータ、４・・カウンタ、５
・・・読み込みデータ量、６・・・セレクタ、７・・Ｄ
Ｍ Ａ Ｃ０
ための図である。 」・キャッシュテーブルメモリ、２・・・読み込みデー
タアドレス、３・・コンパレータ、４・・カウンタ、５
・・・読み込みデータ量、６・・・セレクタ、７・・Ｄ
Ｍ Ａ Ｃ０
Claims (1)
- １、ディスクキャッシュシステムのメモリ管理方式にお
いて、データ転送時にデータの連続性の度合によってプ
リフェッチを行なうデータ量を動的に変化させることを
特徴とするメモリ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170188A JPH0218645A (ja) | 1988-07-07 | 1988-07-07 | メモリ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170188A JPH0218645A (ja) | 1988-07-07 | 1988-07-07 | メモリ管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218645A true JPH0218645A (ja) | 1990-01-22 |
Family
ID=15900315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63170188A Pending JPH0218645A (ja) | 1988-07-07 | 1988-07-07 | メモリ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218645A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204728A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | データベース検索のインテリジェントフェッチ方式 |
| WO1999034356A3 (en) * | 1997-12-30 | 1999-10-07 | Genesis One Technologies Inc | Disk cache enhancer with dynamically sized read request based upon current cache hit rate |
| JP2005242527A (ja) * | 2004-02-25 | 2005-09-08 | Hitachi Ltd | プロセッサ、および、プリフェッチ制御方法 |
| EP1835409A2 (en) | 2006-03-15 | 2007-09-19 | Hitachi, Ltd. | Storage system and storage system control method |
| JP2009211217A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
-
1988
- 1988-07-07 JP JP63170188A patent/JPH0218645A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204728A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | データベース検索のインテリジェントフェッチ方式 |
| WO1999034356A3 (en) * | 1997-12-30 | 1999-10-07 | Genesis One Technologies Inc | Disk cache enhancer with dynamically sized read request based upon current cache hit rate |
| US6085287A (en) * | 1997-12-30 | 2000-07-04 | Genesis One Technologies, Inc. | Method and apparatus for enhancing the disk cache process by dynamically sizing prefetch data associated with read requests based upon the current cache hit rate |
| JP2005242527A (ja) * | 2004-02-25 | 2005-09-08 | Hitachi Ltd | プロセッサ、および、プリフェッチ制御方法 |
| EP1835409A2 (en) | 2006-03-15 | 2007-09-19 | Hitachi, Ltd. | Storage system and storage system control method |
| JP2007249457A (ja) * | 2006-03-15 | 2007-09-27 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| EP1835409A3 (en) * | 2006-03-15 | 2007-12-19 | Hitachi, Ltd. | Storage system and storage system control method |
| US7774550B2 (en) | 2006-03-15 | 2010-08-10 | Hitachi, Ltd. | Storage system and storage system control method |
| JP2009211217A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| US8225047B2 (en) | 2008-03-01 | 2012-07-17 | Kabushiki Kaisha Toshiba | Memory system with pre-fetch operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489378A (en) | Automatic adjustment of the quantity of prefetch data in a disk cache operation | |
| US6484239B1 (en) | Prefetch queue | |
| US7120759B2 (en) | Storage system and method for prestaging data in a cache for improved performance | |
| US20210096777A1 (en) | Method for predicting lba information, and ssd | |
| EP0066766B1 (en) | I/o controller with a dynamically adjustable cache memory | |
| EP1323045A2 (en) | Dynamic priority external transaction system | |
| WO2021062982A1 (zh) | 管理hmb内存的方法、装置、计算机设备及存储介质 | |
| US20140379995A1 (en) | Semiconductor device for controlling prefetch operation | |
| JPH0218645A (ja) | メモリ管理方式 | |
| WO2013075627A1 (zh) | 一种数据的缓存方法、装置和服务器 | |
| JP2004078755A (ja) | 情報処理システム | |
| JPS60214060A (ja) | 外部記憶キヤツシユ制御方式 | |
| JPH03175545A (ja) | キャッシュメモリ制御回路 | |
| JP3166827B2 (ja) | 外部記憶装置とキャッシュメモリの制御方法 | |
| JPH01159746A (ja) | ディスクキャッシュ制御方式 | |
| JPH03147157A (ja) | 情報処理装置 | |
| JPH04130551A (ja) | キャッシュ制御方法 | |
| JP2790119B2 (ja) | キャッシュミスアドレス分布トレース回路 | |
| JP2782842B2 (ja) | ディスクキャッシュ装置 | |
| JP2002108707A (ja) | キャッシュメモリ制御方式 | |
| JPH0520147A (ja) | 電子フアイル装置 | |
| JPH07152650A (ja) | キャッシュ制御装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| EP0718771A1 (en) | DMA logic unit architecture | |
| JPH01209549A (ja) | キャッシュ制御方式 |