JPS60214060A - 外部記憶キヤツシユ制御方式 - Google Patents
外部記憶キヤツシユ制御方式Info
- Publication number
- JPS60214060A JPS60214060A JP59069556A JP6955684A JPS60214060A JP S60214060 A JPS60214060 A JP S60214060A JP 59069556 A JP59069556 A JP 59069556A JP 6955684 A JP6955684 A JP 6955684A JP S60214060 A JPS60214060 A JP S60214060A
- Authority
- JP
- Japan
- Prior art keywords
- block data
- data
- cache memory
- cache
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は外部記憶キャッシュ制御方式に係り、特にキャ
ッシュメモリ中に記憶されているデータの入れ替え制御
方式に関する。
ッシュメモリ中に記憶されているデータの入れ替え制御
方式に関する。
最近の計算機システムでは、メインプロセッサおよび主
記憶装置と例えば磁気ディスクのような外部記憶装置と
の間に、半導体メモリからなるキャッシュメモリとこれ
を制御するキャッシュ制御部からなるるディスクキャッ
シュ装置を設け、メインプロセッサの入出力要求に対し
、そのアクセスタイムを短縮する方法が用いられている
。即ち、メインプロセッサにより磁気ディスクのデータ
がアクセスされた場合、そのデータをキャッシュメモリ
上にロードしておく。これにより、その後にメインプロ
セッサが同一データに対する読み出し要求を出した時に
、キャッシュメモリから主記憶装置へデータを転送する
ことにより、入出力処理時間の短縮を図ることができる
。
記憶装置と例えば磁気ディスクのような外部記憶装置と
の間に、半導体メモリからなるキャッシュメモリとこれ
を制御するキャッシュ制御部からなるるディスクキャッ
シュ装置を設け、メインプロセッサの入出力要求に対し
、そのアクセスタイムを短縮する方法が用いられている
。即ち、メインプロセッサにより磁気ディスクのデータ
がアクセスされた場合、そのデータをキャッシュメモリ
上にロードしておく。これにより、その後にメインプロ
セッサが同一データに対する読み出し要求を出した時に
、キャッシュメモリから主記憶装置へデータを転送する
ことにより、入出力処理時間の短縮を図ることができる
。
実際には、キャッシュメモリはブロック（例えは１トラ
ツク）単位に複数に分割され、ブロック数分のデータが
記憶されている。キャッシュ制御部は、これらのブロッ
クの制御情報を記憶するディレクトリと該ディレクトリ
およびキャッシュメモリ等の管理を行うキャッシュプロ
セッサから成る。キャッシュプロセッサはキャッシュメ
モリの効果を高めるため、データの入れ替えを行う。通
常その制御方法としてはＬ ＲＵ （’Ｌ ｅａｓｔ
Ｒｅｃｅｎｔ：ｌｙ Ｕｓｅｄ）が用いられる。この方
法は、使用時点の新しい順にブロックの優先順位を、最
上位から最下位へとつける。これをＬＲＵスタックの深
さと言う。もしメインプロセッサによりキャッシュメモ
リ上に存在しないデータに入出力要求が生じた場合（こ
れをミスと呼ぶ）、キャッシュプロセッサはＬＲＵスタ
ックの深さが最下位のブロック・データを追い出し、ミ
スを生じたデータを含むヤブロック・データをキャッシ
ュメモリにロードし、スタックの最上位に置く。またメ
インプロセッサにより入出力要求されたデータがキャッ
シュメモリ上のあるブロックに存在した場合（これをヒ
ツトと呼ぶ）、そのブロック・データはスタックの最上
位に置く制御が行われている。
ツク）単位に複数に分割され、ブロック数分のデータが
記憶されている。キャッシュ制御部は、これらのブロッ
クの制御情報を記憶するディレクトリと該ディレクトリ
およびキャッシュメモリ等の管理を行うキャッシュプロ
セッサから成る。キャッシュプロセッサはキャッシュメ
モリの効果を高めるため、データの入れ替えを行う。通
常その制御方法としてはＬ ＲＵ （’Ｌ ｅａｓｔ
Ｒｅｃｅｎｔ：ｌｙ Ｕｓｅｄ）が用いられる。この方
法は、使用時点の新しい順にブロックの優先順位を、最
上位から最下位へとつける。これをＬＲＵスタックの深
さと言う。もしメインプロセッサによりキャッシュメモ
リ上に存在しないデータに入出力要求が生じた場合（こ
れをミスと呼ぶ）、キャッシュプロセッサはＬＲＵスタ
ックの深さが最下位のブロック・データを追い出し、ミ
スを生じたデータを含むヤブロック・データをキャッシ
ュメモリにロードし、スタックの最上位に置く。またメ
インプロセッサにより入出力要求されたデータがキャッ
シュメモリ上のあるブロックに存在した場合（これをヒ
ツトと呼ぶ）、そのブロック・データはスタックの最上
位に置く制御が行われている。
以上説明したように、従来の外部記憶キャッシュ制御方
式では、ミスが生じた場合、キャッシュプロセッサはこ
のデータを含むブロック・データをキャッシュメモリに
ロードする一方、使用時点の最も古いブロック・データ
をメモリから追出す制御を行う。しかし、ミスによりキ
ャッシュメモリ上にロードされた全てのブロック・デー
タが必ずしもそれ以後の入出力要求においてヒツトを生
じるとは限らず、ロードされたブロック・データの半数
程度が１度もヒツトせず追い出されることがありうる。
式では、ミスが生じた場合、キャッシュプロセッサはこ
のデータを含むブロック・データをキャッシュメモリに
ロードする一方、使用時点の最も古いブロック・データ
をメモリから追出す制御を行う。しかし、ミスによりキ
ャッシュメモリ上にロードされた全てのブロック・デー
タが必ずしもそれ以後の入出力要求においてヒツトを生
じるとは限らず、ロードされたブロック・データの半数
程度が１度もヒツトせず追い出されることがありうる。
一方、ＬＲＵでは追い出し対象とするブロック・データ
は使用時点から現在までの期間の長さだけから決まるた
め、前者のようなブロック・データが新しくロードされ
た場合、他のヒツトの可能性のあるブロック・データを
、前者のブロック・データをあらかじめロードしないよ
うに制御する場合に比べて早く追い出してしまうことに
なり、キャッシュの効率を悪くさせる。そのため、ヒツ
トを生じないと考えられるブロック・データに関しては
、あらかじめキャッシュメモリにロードしない方法が望
ましい。しかし現実には、同じブロック・データにおい
ても、処理内容、ファイルアクセス法等によってヒツト
を多く生じなかったり、１度もヒツトを生じなくなる等
の変化があるので、上記の制御方法を行うのは通常困難
である。
は使用時点から現在までの期間の長さだけから決まるた
め、前者のようなブロック・データが新しくロードされ
た場合、他のヒツトの可能性のあるブロック・データを
、前者のブロック・データをあらかじめロードしないよ
うに制御する場合に比べて早く追い出してしまうことに
なり、キャッシュの効率を悪くさせる。そのため、ヒツ
トを生じないと考えられるブロック・データに関しては
、あらかじめキャッシュメモリにロードしない方法が望
ましい。しかし現実には、同じブロック・データにおい
ても、処理内容、ファイルアクセス法等によってヒツト
を多く生じなかったり、１度もヒツトを生じなくなる等
の変化があるので、上記の制御方法を行うのは通常困難
である。
本発明の目的は、従来のＬＲＵ方式における上記の欠点
を解決すべく、追い出し対象とするブロック・データの
決定方法を変更して、ヒツトを生じないと考えられるブ
ロック・データの優先的追出しを行い、鼻ヤツシュメモ
リの効率を高める外部記憶キャッシュ制御方式を提供す
ることにある。
を解決すべく、追い出し対象とするブロック・データの
決定方法を変更して、ヒツトを生じないと考えられるブ
ロック・データの優先的追出しを行い、鼻ヤツシュメモ
リの効率を高める外部記憶キャッシュ制御方式を提供す
ることにある。
本発明の概要は、ディレクトリに各ブロック・データの
ヒツト数をカラン１−するカウンタ部を設け、追い出し
ブロック・データ決定時、各ブロック・データのＬＲＵ
スタック上での深さだけでなく、ヒツト回数をも考慮し
た制御を追い出し対象ブロック・データ域で行うことに
より、追い出すブロック・データを決定するものである
。
ヒツト数をカラン１−するカウンタ部を設け、追い出し
ブロック・データ決定時、各ブロック・データのＬＲＵ
スタック上での深さだけでなく、ヒツト回数をも考慮し
た制御を追い出し対象ブロック・データ域で行うことに
より、追い出すブロック・データを決定するものである
。
以下、本発明の一実施例を、外部記憶装置として磁気デ
ィスクが用いられる場合について説明する。
ィスクが用いられる場合について説明する。
第１図は本発明を適用したディスクキャッシュ装置のデ
ィレクトりを示したものである。第１図において、ブイ
レフ１−リ１００には、キャッシュメモリ中の全ブロッ
ク・データ（総数Ｎ）に対応した、エントリ番号１から
Ｎまでのブロック制御情報エントリが存在する。各エン
トリには、ブロック・データの磁気ディスク上のアドレ
ス（デバイス番号、シリンダ番号、ヘッド悉号）、ＬＲ
Ｕスタックでの前方ポインタ、後方ポインタ情報及びヒ
ツト回数カウント値を記憶する。あるブロック制御情報
エントリに記憶されたブロック・データがＬＲＵスタッ
ク上での深さが９であった場合、前方ポインタ、後方ポ
インタはそれぞれＬ ＲＵスタックでの深さｆｌ−１，
Ｑ＋１のブロック・データの制御情報エントリ番号を記
憶する。ポインタ１は最も使用時点の新しいブロック・
データのエントリ番号を指定し、逆にポインタ２は最も
使用時点の古いブロック・データのエンＩ−り番号を指
定する。ポインタ３はインディケータ４に示されたスタ
ックの深さのブロック・データのエン１−り番号を記憶
する。ポインタ１，２．３および各エントリの前方ポイ
ンタ、後方ポインタはＬＲＵ制御に応じて変更がなされ
、これらを用いて任意のＬＲＵスタックの深さにあるブ
ロック・データを知ることができる。ディレクトリ１０
０における各ブロック制御情報エンＩ・りのヒツト回数
カウンタ部１０１は、該当ブロック・データのピッｌ−
回数を記憶する。このカウンタ部１０１は本発明で新た
に設けたもので、追い出しブロック・データの決定の際
、本発明ではＬＲＵスタック上の深さとともに各ブロッ
ク・データのヒツト回数を考慮して制御を行う。
ィレクトりを示したものである。第１図において、ブイ
レフ１−リ１００には、キャッシュメモリ中の全ブロッ
ク・データ（総数Ｎ）に対応した、エントリ番号１から
Ｎまでのブロック制御情報エントリが存在する。各エン
トリには、ブロック・データの磁気ディスク上のアドレ
ス（デバイス番号、シリンダ番号、ヘッド悉号）、ＬＲ
Ｕスタックでの前方ポインタ、後方ポインタ情報及びヒ
ツト回数カウント値を記憶する。あるブロック制御情報
エントリに記憶されたブロック・データがＬＲＵスタッ
ク上での深さが９であった場合、前方ポインタ、後方ポ
インタはそれぞれＬ ＲＵスタックでの深さｆｌ−１，
Ｑ＋１のブロック・データの制御情報エントリ番号を記
憶する。ポインタ１は最も使用時点の新しいブロック・
データのエントリ番号を指定し、逆にポインタ２は最も
使用時点の古いブロック・データのエンＩ−り番号を指
定する。ポインタ３はインディケータ４に示されたスタ
ックの深さのブロック・データのエン１−り番号を記憶
する。ポインタ１，２．３および各エントリの前方ポイ
ンタ、後方ポインタはＬＲＵ制御に応じて変更がなされ
、これらを用いて任意のＬＲＵスタックの深さにあるブ
ロック・データを知ることができる。ディレクトリ１０
０における各ブロック制御情報エンＩ・りのヒツト回数
カウンタ部１０１は、該当ブロック・データのピッｌ−
回数を記憶する。このカウンタ部１０１は本発明で新た
に設けたもので、追い出しブロック・データの決定の際
、本発明ではＬＲＵスタック上の深さとともに各ブロッ
ク・データのヒツト回数を考慮して制御を行う。
第２図は本発明の一実施例の構成図を示す。メインプロ
セッサにより入出力要求が生じると、キャッシュプロセ
ッサ５はその要求アドレス（デバイス番号、シリンダ番
号、ヘッド番号、レコード番号）をもとにディレクトリ
ｌＯＯの検索を行い、 ゛要求されたデータがキャッシ
ュメモリに存在する（ヒツト）か、存在しない（ミス）
かを調べる。
セッサにより入出力要求が生じると、キャッシュプロセ
ッサ５はその要求アドレス（デバイス番号、シリンダ番
号、ヘッド番号、レコード番号）をもとにディレクトリ
ｌＯＯの検索を行い、 ゛要求されたデータがキャッシ
ュメモリに存在する（ヒツト）か、存在しない（ミス）
かを調べる。
もしヒツトであった場合、要求データを含むブロック・
データをＬＲＵスタックの最上位に匝（とともにそのヒ
ツト回数カウンタを１増加させる。
データをＬＲＵスタックの最上位に匝（とともにそのヒ
ツト回数カウンタを１増加させる。
この時ポインタ１，２．３はそれぞれＬＲＵ制御に従っ
て更新される。ＬＲＵ制御それ自体は周知であるので、
それに必要な構成は第２図では省略しである。
て更新される。ＬＲＵ制御それ自体は周知であるので、
それに必要な構成は第２図では省略しである。
一方、ミスの場合には、要求されたデータを含むＬＲＵ
スタックをキャッシャメモリ上にロードしなければなら
ない。そのため、代わりに追い出すブロック・データを
決定する必要がある。Ｌ ＲＵ制御では、スタックの最
下位に位置するブロック・データ （エントリ番号はポ
インタ２に記憶さＪしている）が追い出さｉする。それ
に刻して本発明では、各ブロック・データのＬＲＵスタ
ックでの深さとヒツト回数の関数で追い出しブロック決
定パラメタ（ＲＢＰ）を設定し、このパラメタを用いて
追い出しブロック・データの決定を行う。ＲＢＰは任意
の関数形でよいが、ＬＲＴＪスタックの深さが深い程追
い出され易いこと、また、ヒツト回数の少ないブロック
・データは、それよりもスタックの深い位置に存在する
が、ヒツト回数の多いブロック・データよりも追い出さ
れ易いことを満足することが望ましい。ここではその−
例として ＲＢＰ＝ （ＬＲＵスタックにおける深さ）÷（ヒラ１
〜回数１−１）の指標をとるものとする。以下、その動
作を説明する。
スタックをキャッシャメモリ上にロードしなければなら
ない。そのため、代わりに追い出すブロック・データを
決定する必要がある。Ｌ ＲＵ制御では、スタックの最
下位に位置するブロック・データ （エントリ番号はポ
インタ２に記憶さＪしている）が追い出さｉする。それ
に刻して本発明では、各ブロック・データのＬＲＵスタ
ックでの深さとヒツト回数の関数で追い出しブロック決
定パラメタ（ＲＢＰ）を設定し、このパラメタを用いて
追い出しブロック・データの決定を行う。ＲＢＰは任意
の関数形でよいが、ＬＲＴＪスタックの深さが深い程追
い出され易いこと、また、ヒツト回数の少ないブロック
・データは、それよりもスタックの深い位置に存在する
が、ヒツト回数の多いブロック・データよりも追い出さ
れ易いことを満足することが望ましい。ここではその−
例として ＲＢＰ＝ （ＬＲＵスタックにおける深さ）÷（ヒラ１
〜回数１−１）の指標をとるものとする。以下、その動
作を説明する。
ミスが生じた場合、キャッシュプロセッサ５はデータバ
ス２１を通じてカウンタ１９に初期値Ｎをセットする。
ス２１を通じてカウンタ１９に初期値Ｎをセットする。
カウンタ１９はＬＲＵスタックの深さを示すものであり
、ブイレフ１〜りおよびその周辺装置はカウンタ１９に
示されたスタックの深さをもつブロック・データのヒツ
ト回数をデータバス１７を通じてＲＢＰ演算器１８に転
送する。
、ブイレフ１〜りおよびその周辺装置はカウンタ１９に
示されたスタックの深さをもつブロック・データのヒツ
ト回数をデータバス１７を通じてＲＢＰ演算器１８に転
送する。
ＲＢＰ演算器１８はデータバス２２を通して転送される
カウンタ１９のＬＲＵスタックでの深さを用いてＲＢＰ
値を計算し、レジスタ１１の１３の部分に記憶させる。
カウンタ１９のＬＲＵスタックでの深さを用いてＲＢＰ
値を計算し、レジスタ１１の１３の部分に記憶させる。
一方、カウンタ１９のＬＲｔＪスタックの深さに相当す
るブロック・データのエントリ番号がパス７を通してレ
ジスタ１］の１２の部分に記憶される。レジスタ８の９
，１０の部分にはそれぞれ今までのブロック・データの
うち最大のＲＢＰ値をもつブロック・データのエンＩ−
り番号とそのＲＢＰ値が記憶されている。レジスタ８の
１０とレジスタ１１の１３の部分を比較器１５で比較し
、工３の部分の値が１１の部分の値より大きいときのみ
、セレクタ１４を制御し、データバス１６によりレジス
タ８の値をレジスタ１■の値に変更する。ただしカウン
タ１９の値かＮのときのみ、レジスタ８は無条件にレジ
スタ１１の値を記憶するように制御する。
るブロック・データのエントリ番号がパス７を通してレ
ジスタ１］の１２の部分に記憶される。レジスタ８の９
，１０の部分にはそれぞれ今までのブロック・データの
うち最大のＲＢＰ値をもつブロック・データのエンＩ−
り番号とそのＲＢＰ値が記憶されている。レジスタ８の
１０とレジスタ１１の１３の部分を比較器１５で比較し
、工３の部分の値が１１の部分の値より大きいときのみ
、セレクタ１４を制御し、データバス１６によりレジス
タ８の値をレジスタ１■の値に変更する。ただしカウン
タ１９の値かＮのときのみ、レジスタ８は無条件にレジ
スタ１１の値を記憶するように制御する。
一連の動作が終了した後、カウンタ１９の値は減算器２
０により値を１減らされる。それとともにカウンタ１９
とインディケータ４の値が比ｉＱ器２３で比較され、等
しい場合にはキャッシュプロセッサ５への信号線を通じ
割り込み発生を生じさせる。この場合、キャッシュプロ
セッサ５はデータバス６を通じ、レジスタ８のうち９の
部分に記憶されたエントリ番号によりディレクトリ１０
０中の制御情報およびキャッシュメモリ中のブロック・
データを追い出す。一方、ミスしたデータを含むブロッ
ク・データをキャッシュメモリに記憶するとともにディ
レクトリ１００中の該当エントリ番号にその制御情報を
記憶する。
０により値を１減らされる。それとともにカウンタ１９
とインディケータ４の値が比ｉＱ器２３で比較され、等
しい場合にはキャッシュプロセッサ５への信号線を通じ
割り込み発生を生じさせる。この場合、キャッシュプロ
セッサ５はデータバス６を通じ、レジスタ８のうち９の
部分に記憶されたエントリ番号によりディレクトリ１０
０中の制御情報およびキャッシュメモリ中のブロック・
データを追い出す。一方、ミスしたデータを含むブロッ
ク・データをキャッシュメモリに記憶するとともにディ
レクトリ１００中の該当エントリ番号にその制御情報を
記憶する。
カウンタ１９とインディケータ４の値が等しくなければ
、前述した一連の動作が繰り返される。
、前述した一連の動作が繰り返される。
すなわち、カウンタ１９の（直をＬＲＵスタックの深さ
として持つブロック・データのエントリ番号をレジスタ
１１の１２の部分に、そのブロック・データのヒツト回
数をＲＢＰ演算器１８に転送する。ＲＢＰ演算器］８は
ブロックのピノ１−回数とカウンタ１９からのスタック
の深さをもとにＲＢＰ値を計算し、Ｉノジスタ１１の１
３の部分に記憶する。これまでの最大ＲＢＰ値をもつエ
ン１−り昌。
として持つブロック・データのエントリ番号をレジスタ
１１の１２の部分に、そのブロック・データのヒツト回
数をＲＢＰ演算器１８に転送する。ＲＢＰ演算器］８は
ブロックのピノ１−回数とカウンタ１９からのスタック
の深さをもとにＲＢＰ値を計算し、Ｉノジスタ１１の１
３の部分に記憶する。これまでの最大ＲＢＰ値をもつエ
ン１−り昌。
号とそのＲＢＰ値がそれぞれレジスタ８の９．１０の部
分に記憶されているため、１０と１３の値を比較器１５
で比１咬し、１３の部分の値がｌＯの部分の値よりも太
きいときのみセレクタ１４、データバス１６を通し、レ
ジスタ１１の値をレジスタ８に記憶する。次にカウンタ
１９の値を減算器２０により１だけ減じ、インディケー
タ４の値と比較する。もし等しくなければ上記動作を繰
り返し、もし等しければキャッシュプロセッサ５へ割り
込みが生じ、レジスタ８の９の部分に記憶されたエント
リのブロック・データを追出し、ミスしたデータを含む
ブロック・データを該エン１〜りに記憶する。
分に記憶されているため、１０と１３の値を比較器１５
で比１咬し、１３の部分の値がｌＯの部分の値よりも太
きいときのみセレクタ１４、データバス１６を通し、レ
ジスタ１１の値をレジスタ８に記憶する。次にカウンタ
１９の値を減算器２０により１だけ減じ、インディケー
タ４の値と比較する。もし等しくなければ上記動作を繰
り返し、もし等しければキャッシュプロセッサ５へ割り
込みが生じ、レジスタ８の９の部分に記憶されたエント
リのブロック・データを追出し、ミスしたデータを含む
ブロック・データを該エン１〜りに記憶する。
この方法により、ヒント回数の少ないブロック・データ
は優先的に追い出さ九る。一方、スタックの深い位置に
存在するブロック・データであっても、ヒント回数の多
いものは追い出し時機が遅くなり、キャッシュメモリ中
の滞在時間がＬＲＵ時よりも長くなり、ヒツトを生しる
可能性も大きくなる。
は優先的に追い出さ九る。一方、スタックの深い位置に
存在するブロック・データであっても、ヒント回数の多
いものは追い出し時機が遅くなり、キャッシュメモリ中
の滞在時間がＬＲＵ時よりも長くなり、ヒツトを生しる
可能性も大きくなる。
なお、先に述べたように、ＲＢＰはＬＲＵスタックでの
深さとヒツト回数の関数であせば任意であって良い。例
えばＲＢＰ＝ブロック・データのヒツト回数とすれば、
インディケータ４に記憶さ九たＬＲＵスタックの深さか
ら最下位までのブロックについて、ヒツト回数が最小で
あるブロック・データ（複数存在すればそれらのうちの
１つ）を追い出す制御としてもよい。
深さとヒツト回数の関数であせば任意であって良い。例
えばＲＢＰ＝ブロック・データのヒツト回数とすれば、
インディケータ４に記憶さ九たＬＲＵスタックの深さか
ら最下位までのブロックについて、ヒツト回数が最小で
あるブロック・データ（複数存在すればそれらのうちの
１つ）を追い出す制御としてもよい。
次に第３図によりインディケータ４に記憶するスタック
の深さの設定方法について説明する。インディケータ４
の値は追い出しブロックの検索領域の上限を指定するし
きい値である。第３図において、２４は各ＬＲＵスタッ
クの深さ毎のヒツト回数をカウントするカウンタ群であ
る。カウンタ２５は全ヒント回数のカウンタ、インティ
ケータ２６は追い出しｉ５１設定パラメータである。カ
ウンタ群２４は一定周朋で零にリセノ１へされ、次の一
周期にそれぞれ各スタックで生したヒソＩ−回数のカウ
ントか行われ、それらの合計がカウンタ２５に記憶され
る。所定カウント後、（カウンタ２５の値）×（インデ
ィケータ２６の値）の値が追い出しブロック検索域の累
積ヒツト回数とされる。
の深さの設定方法について説明する。インディケータ４
の値は追い出しブロックの検索領域の上限を指定するし
きい値である。第３図において、２４は各ＬＲＵスタッ
クの深さ毎のヒツト回数をカウントするカウンタ群であ
る。カウンタ２５は全ヒント回数のカウンタ、インティ
ケータ２６は追い出しｉ５１設定パラメータである。カ
ウンタ群２４は一定周朋で零にリセノ１へされ、次の一
周期にそれぞれ各スタックで生したヒソＩ−回数のカウ
ントか行われ、それらの合計がカウンタ２５に記憶され
る。所定カウント後、（カウンタ２５の値）×（インデ
ィケータ２６の値）の値が追い出しブロック検索域の累
積ヒツト回数とされる。
すなわち、ＬＲＵスタックの最下位ブロックからスタッ
ク位置ｉのブロックまでのヒツト回数の総和を、カウン
タ群２４を用いて順次求め、それが初めて上記の値を越
えるようなスタックの深さ１がしきい値としてインディ
ケータ４に記憶される。
ク位置ｉのブロックまでのヒツト回数の総和を、カウン
タ群２４を用いて順次求め、それが初めて上記の値を越
えるようなスタックの深さ１がしきい値としてインディ
ケータ４に記憶される。
なお、インディケータ２６の値は、あらがしめ決まった
値を設定しても良いし、ヒツト率が最大になるように可
変してもよい。
値を設定しても良いし、ヒツト率が最大になるように可
変してもよい。
〔発明の効果〕
以上説明したように、本発明は外部記憶キャッシュ制御
装置において、各ブロック・データのヒツト回数を記憶
するカウンタを設けたこと、また、ＬＲＵスタックのあ
る深さをしきい値として、これより下位のブロック・デ
ータについて、Ｌ Ｒ’Ｕスタックの深さとヒツト回数
の関数である追い出しブロック決定パラメタ（ＲＢＰ）
を用いて迫出しブロック・データを決定することにより
、ヒント回数が少なく、今後もヒツトする可能性の低い
ブロック・データをＬＲＵ制御時よりも早く追い出すこ
とができる６一方、ヒツト回数の多いブロック・データ
は、ＬＲＵ制御時よりも長い時間キャッシュメモリ中に
滞在可能となり、キャッシュメモリの効果を高めること
ができる。
装置において、各ブロック・データのヒツト回数を記憶
するカウンタを設けたこと、また、ＬＲＵスタックのあ
る深さをしきい値として、これより下位のブロック・デ
ータについて、Ｌ Ｒ’Ｕスタックの深さとヒツト回数
の関数である追い出しブロック決定パラメタ（ＲＢＰ）
を用いて迫出しブロック・データを決定することにより
、ヒント回数が少なく、今後もヒツトする可能性の低い
ブロック・データをＬＲＵ制御時よりも早く追い出すこ
とができる６一方、ヒツト回数の多いブロック・データ
は、ＬＲＵ制御時よりも長い時間キャッシュメモリ中に
滞在可能となり、キャッシュメモリの効果を高めること
ができる。
第１図は本発明を適用したディレクトリのエントリ内容
を示す図、第２図は本発明の一実施例で、ディスクキャ
ッシュ装置の入れ替え制御部を示す図、第３図は追いブ
ロックのしきい値の設定方法を説明する図である。 ５・・・キャッシュプロセロッサ、８，１１・・・レジ
スタ、１４・・・セレクタ、１５．２３・・・比較器、
１８・・・ＲＢＰ演算器、１９・・・カウンタ、２０−
ｉ＾支ｔγ器、１００・ティレフ１−リ、１０１・・・
ヒソｈ Ｉｊ！ｌ数カウンタ部。 纂１図 第２図 第３
を示す図、第２図は本発明の一実施例で、ディスクキャ
ッシュ装置の入れ替え制御部を示す図、第３図は追いブ
ロックのしきい値の設定方法を説明する図である。 ５・・・キャッシュプロセロッサ、８，１１・・・レジ
スタ、１４・・・セレクタ、１５．２３・・・比較器、
１８・・・ＲＢＰ演算器、１９・・・カウンタ、２０−
ｉ＾支ｔγ器、１００・ティレフ１−リ、１０１・・・
ヒソｈ Ｉｊ！ｌ数カウンタ部。 纂１図 第２図 第３
Claims (1)
- （１）メインプロセッサと外部記憶装置の間に設けられ
、外部記憶装置中の複数ブロック・データを記憶するキ
ャッシュメモリとそのデータについての制御情報を記憶
するディレクトリとそれらの制御を行うキャッシュプロ
セッサから成り、メインプロセッサにより入出力要求さ
れたデータがキャッシュメモリに存在する場合（以下、
ヒラ１〜と呼ぶ）、該キャッシュメモリから該当データ
を読み出すキャッシュ装置において、前記ディレクトリ
に前記キャッシュメモリの各ブロック・データのヒツト
回数を記憶するカウンタ部を設け、メインプロセッサに
より入出力要求されたデータがキャッシュメモリに存在
しない場合、キャッシュメモリのブロック・データにつ
いて、それが最後にアクセスされてから現在に至るまで
の期間とヒツト回数の関数のパラメータを用いて追い出
すべきブロック・データを決定し、その領域に前記メイ
ンプロセッサにより入出力要求されたデータを含むブロ
ック・データを外部記憶装置からロードすることを特徴
とする外部記憶キャッシュ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069556A JPS60214060A (ja) | 1984-04-06 | 1984-04-06 | 外部記憶キヤツシユ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069556A JPS60214060A (ja) | 1984-04-06 | 1984-04-06 | 外部記憶キヤツシユ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214060A true JPS60214060A (ja) | 1985-10-26 |
Family
ID=13406131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069556A Pending JPS60214060A (ja) | 1984-04-06 | 1984-04-06 | 外部記憶キヤツシユ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214060A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304651A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | データ処理装置 |
| EP0412245A2 (en) * | 1989-08-08 | 1991-02-13 | International Business Machines Corporation | Cache memory |
| JPH0492941A (ja) * | 1990-08-09 | 1992-03-25 | Digital Equip Corp <Dec> | キャッシュメモリの順次参照管理方法および装置 |
| US5366388A (en) * | 1990-06-27 | 1994-11-22 | Digital Equipment Corporation | Wiring distribution system and devices for building wiring |
| US5432919A (en) * | 1989-07-06 | 1995-07-11 | Digital Equipment Corporation | Sequential reference management for cache memories |
| JPH11338775A (ja) * | 1998-05-27 | 1999-12-10 | Nec Corp | キャッシュページの管理方法およびキャッシュページの管理プログラムを記憶した媒体 |
| US6738865B1 (en) * | 2000-06-09 | 2004-05-18 | International Business Machines Corporation | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data |
| JP2007206806A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | キャッシュ観測装置、プロセッサの解析方法およびキャッシュメモリ |
-
1984
- 1984-04-06 JP JP59069556A patent/JPS60214060A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304651A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | データ処理装置 |
| US5432919A (en) * | 1989-07-06 | 1995-07-11 | Digital Equipment Corporation | Sequential reference management for cache memories |
| EP0412245A2 (en) * | 1989-08-08 | 1991-02-13 | International Business Machines Corporation | Cache memory |
| US5366388A (en) * | 1990-06-27 | 1994-11-22 | Digital Equipment Corporation | Wiring distribution system and devices for building wiring |
| JPH0492941A (ja) * | 1990-08-09 | 1992-03-25 | Digital Equip Corp <Dec> | キャッシュメモリの順次参照管理方法および装置 |
| JPH11338775A (ja) * | 1998-05-27 | 1999-12-10 | Nec Corp | キャッシュページの管理方法およびキャッシュページの管理プログラムを記憶した媒体 |
| US6738865B1 (en) * | 2000-06-09 | 2004-05-18 | International Business Machines Corporation | Method, system, and program for demoting data from cache based on least recently accessed and least frequently accessed data |
| JP2007206806A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | キャッシュ観測装置、プロセッサの解析方法およびキャッシュメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301211B1 (en) | Cache management for a peripheral data storage subsystem | |
| US5134563A (en) | Sequentially processing data in a cached data storage system | |
| US4463424A (en) | Method for dynamically allocating LRU/MRU managed memory among concurrent sequential processes | |
| EP0077453B1 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| US5983324A (en) | Data prefetch control method for main storage cache for protecting prefetched data from replacement before utilization thereof | |
| JP2637290B2 (ja) | キャッシュ管理を動的に制御するためのシステム及び方法 | |
| US4956803A (en) | Sequentially processing data in a cached data storage system | |
| JP2558033B2 (ja) | データキャッシュメモリ内のデータを置換する方法 | |
| US6381676B2 (en) | Cache management for a multi-threaded processor | |
| EP0389151A2 (en) | System and method for partitioned cache memory management | |
| EP0284663A2 (en) | Method of handling disk sector errors in dasd cache | |
| JPH10269142A (ja) | システム性能を改善するためのハシュテーブルのハシュバケットにおけるコリジョンの再編成 | |
| JPH05233450A (ja) | キャッシュモード選択方法 | |
| JPS60214060A (ja) | 外部記憶キヤツシユ制御方式 | |
| EP0114944B1 (en) | Method and apparatus for controlling a single physical cache memory to provide multiple virtual caches | |
| JPS59220853A (ja) | デイスクキヤツシユシステム | |
| EP0058846B1 (en) | Multiprocessing system with variably shared paging storage | |
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| JP3020512B2 (ja) | フアイルデータ管理方法 | |
| JPH0551933B2 (ja) | ||
| JPS63284649A (ja) | キャッシュメモリ制御方法 | |
| JP3788121B2 (ja) | キャッシュサーバ性能値算出方法及び装置及びキャッシュサーバ性能値算出プログラムを格納した記憶媒体 | |
| JP3083530B2 (ja) | キャッシュメモリのデータ管理方法およびキャッシュ制御装置 | |
| JP2854667B2 (ja) | ディスク・キャッシュ制御方式 | |
| JPS6029135B2 (ja) | バツフアメモリシステム |