JPH0218627A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明ハ、フロセッサ・システム・ユニットで検出され
た誤りに応してプロセッサ・システムを停止する装置と
方法に関する。具体的には、本発明は、１群のユニット
からなり、それらのユニ・ソ１・の１つに発生ずる誤り
によってそれらの動作の保全性が影響を受ける、プロセ
ッサ区画のクロックを選択的に停止することに関する。

Ｂ、従来技術及びその問題点 従来技術では、第２図で表わされるモジュール式構成を
もつプロセッサが、論理カード１２−１ないし１２−ｎ
を挿入するコネクタ機構（図示せず）を担持する背面板
１０を含む。論理カードは背面板１０上の背面配線によ
って相互接続されている。

第２図の回路板の機能的レイアウトを第３図に参照番号
１２−１及び１２−２で示す。それらは第２図の同じ番
号の回路板に対応し、第２図の他の回路板を一般的に代
表する。第３図の回路板は、回路板１２−１上のユニッ
ト・モジュールＭ１、Ｍ２、Ｍ３と回路板１２−２上の
モジュールＭ１”、Ｍ２”、Ｍ３′を含む。回路板１２
−１ｊ二のモジュールは必ずしも回路板１２−２」−の
モジュールと機能的に等価である必要はない。たとえば
、１２−１ではそのモジュールをスカラー処理構成を形
成するように配列して接続し、回路板１２−２のモンユ
ールはヘクトル・プロセッサを構成するように配列する
ことができる。回路板１２−１及び１２−２１のモジュ
ールは、それぞれクロック生成回路（ＣＧ）ｉ４−１及
び１４−２からクロック信号か供給されるときにたけ動
作する。各クロック生成回路は、クロック発振器２５に
よって生成され信号線２５−１及び２５−２上に分配さ
れるシステム発振器信号から局所クロックを誘導する。

生成されたクロック信号は、それぞれ信号線１６−１及
び１６−２に供給される。

クロック信号を供給されないと、モジュールは動作しな
い。モジュール動作誤りを検出するために、誤り指示回
路１８−１と１８−２か、それぞれ回路板１２−１及び
１２−２のモジュールに接続されている。誤り指示回路
１８−１と１８−２はあらゆる点で従来通りであり、そ
れぞれが接続された各モジュールからの誤り指示を集め
て転送するのに使用される。指示回路１８−１と１８−
２は、それぞれに接続された各モジュールからの誤り指
示に応答して、それぞれ信号線２０−１及び２０−２上
に誤りがあることを示す誤り信号と、ＮＯＲゲート２３
に対応するゲート回路に到る信号線２２−１と２２−２
上に停止信号があることを示す誤り信号の２つの誤り信
号を供給する。回路板モジュールの１つから誤り指示を
受は取ると、それに関連する誤り指示器はその停止信号
を高レベルにして、ＮＯＲゲートの出力を非活動状態に
させる。ＮＯＲゲート出力は、クロック生成回路１４−
１と１４−２のそれぞれに供給されるクロック・ゲート
信号に相当する。非活動状態のクロック・ゲート信号は
、クロック生成回路がクロック信号を生成して、それに
接続されたモジュールにそれらの信号を転送するのを妨
げる。支援プロセッサ２０が線２０−１及び２０−２上
で受は取った誤り指示信号に応じて誤り検出・訂正処理
を実行する間に、モジュールからクロック信号が除去さ
れると、それらのモジュールは動作しなくなる。誤り訂
正処理がうまく完了したと仮定すると、支援プロセッサ
は停止信号とＩＮＤ信号をリセットし、クロック・ゲー
トを活動化させる。その結果、クロック生成回路１４−
１と１４−２は、可びクロック信号を供給してモジュー
ルを動作させることができる。

第３図のクロック停止装置及び停止手順は、第２図のプ
ロセッサのすへてのカードについて実施される。ずなわ
ぢ、カードの］枚で誤りが検出されると、支援プロセッ
サ２０の誤り訂正手順が終了するまて、すべてのカード
上のクロックが停止される。当然のことながら、１枚の
カードの機能動作で発生した誤りは他のカードに伝播し
、または他のカードで誤りを引き起こすことがあるが、
こうした誤りが他のすべてのカードに伝播するというの
は、必ずしも常に真実ではない。他の部分か誤って機能
している間でも、プロセッサの重要な部分か良好に動作
し続けることがある。さらに、１枚のカードの動作の誤
りが、他の１枚のカードにしか影響を及ぼさないことが
ある。たとえば、ベクトル・プロセッサ実行における誤
りは、関連するスカラー・プロセッサの動作にしか影響
を及ぼさない。しかし、メモリ・カードの故障は、メモ
リ・カードへのアクセスを必要とする処理を行なう他の
多数のカードに影響を及ぼしかねない。

第２図のモジュール式構成のプロセッサでの誤りの検出
に対する条件付き応答は、そのカードの１って誤りが検
出されても、プロセッサの継続する、品質の低下した動
作をサポートする。適切な応答は、他の影響を受けない
ユニットの動作を中断させずに、誤りを生じたユニット
及びこのユニットによって動作が影響を受ける他のユニ
ットの動作だけを中断させることができる。

Ｃ９問題点を解決するための手段 本発明の装置は、あるユニットの誤りのある動作の検出
に応じて、誤りのあるユニット用のクロック、及びその
ユニットの動作によって動作が影響を受けやすい１群の
ユニットから構成される区画内のユニット用のクロック
を停止する条件付きクロック停止を行なう。停止された
ユニットに関して誤り分析・訂正手順が行なわれている
間、その区画内にないユニット用のクロックは停止され
ず、それらのユニットは動作を継続できる。

あるユニットの誤りが他のユニットの動作にはほとんと
あるいは全く影響を及ぼさないことがあり得ることを考
慮して、本発明は、誤りを生じたユニット中のクロック
だけを停止する局所的クロック介入もサポートする。

最後に、本発明の実施は、誤りが発生してもシステムの
他の部分にほとんど影響を及ぼさず、動作の中断なしに
その誤りから回復できる、プロセッサの領域があるこき
を考慮している。

本発明の主な利点は、複数のユニットを停止しなければ
ならない誤りが検出されたときにプロセッサのある区画
に対するクロック介入を可能にする、マシン動作中の誤
り状態の発生に対する条件付き応答を提供することであ
る。

本発明の他の利点は、残りのプロセッサ・ユニットに影
響を及ぼさずに、誤りに応じて単一ユニットの動作を適
時に停止することである。

区画を限定した介入が行なわれるときの本発明の利点は
、影響を受ける区画のユニットすべてに対するクロック
停止が同期されることである。

最後に、単一ユニットのクロック停止が必要なときの本
発明の利点は、そのユニット用のクロックを迅速に一時
停止することである。

図面を参照しながら以下の詳細な説明を読むと、本発明
のより広い応用範囲が明らかになるはすである。ただし
、当然のことながら、以下に示す詳細な説明及び具体的
な例は、本発明の好ましい実施例を示しているが、それ
を例示するためのものにすぎず、本発明の範囲内での様
々な改良、変更及び修正は当業者にとって自明である。

Ｄ、実施例 プロセッサ誤り検査装置に関する記載は、米国特許第４
４６４７５１号に出ている。この特許の内容を引用によ
り本明細書に組み込む。

以下の説明で、用語「ユニット」は、用語「カード」と
同じ意味であり、両方とも、第２図のカード１２−１な
いし１２−ｎの任意のものによって例示されるモジュー
ル式要素を指す。さらに、この説明中のユニットまたは
カードは、共同してユニット機能を実行するように相互
接続されたモジュールの捕要素を含むものとする。さら
に、あるユニットまたはカード」二のモジュールは、ク
ロック信号を供給されると作動可能となり、これらのク
ロック信号の停止によりそれらの動作が中断できるもの
とする。各ユニットはさらに、あるユニット上のいくつ
かのモジュール誤り状態を明示できる複数の誤り信号を
供給する、誤り検出・指示装置を含むものと仮定する。

本発明では、誤りの第１のクラスを「レベル１（ＬＬ）
Ｊの誤りと定義する。レベル１の誤りは、それに応じで
ある複数ユニット区画が同時に停止しなければならない
、誤りのクラスである。この誤りレベル分類では、サブ
システム中の複数のカードを一緒に停止させて再起動の
ためにそれらの間の同期を維持しなければならない、プ
ロセッサの領域で発生する誤りに何州である。たとえば
、パイプライン式構造を利用するプロセッサでは、ある
時点で多数の命令が実行中なので、複数のユニットを停
止させる必要がある。パイプラインを凍結することは、
誤りの分析とそれからの回復にとって不可欠である。

誤りの第２のクラスを、「レベル２　（Ｌ２）　Ｊと定
義する。このタイプの誤りは、検出ユニットだけをでき
るだけ速く停止させる。この誤りレベル分類は、処理が
停止されても、さらには休止状態または中断状態に入っ
た場合でも、マシンの残りの部分で実行中の処理に干渉
したり邪魔したりしない、プロセッサの領域で使用され
る。この誤りレベル分類は、逐次処理を扱うが、モジュ
ール境界を越えてクロック信号によってもたらされる同
期に大きく依存する処理システム・ユニットで有用であ
る。ユニットのすべてのモジュールがレベル２の誤りに
応じて同期して中断されることが好ましい。そうすると
、ユニットの状態は誤り発生時の状態と厳密に合致する
ので、回復の可能性が高まる。以下の説明で、Ｌｌ誤り
とＬ２誤りは、元来排他的ではない。誤りを生成するユ
ニットは、Ｌ１中断動作の進行中に、Ｌ２レベルでその
動作を中断できることが好ましい。

最後に、［レベル３　（Ｌ３）Ｊの誤りは、プロセッサ
のどこにもクロック介入を必要としないタイプの誤りで
ある。これらの誤りの訂正は、ハードウェア、機能マイ
クロコード、または支援プロセッサ誤り訂正／回復コー
ドによって処理されるものと仮定する。このレベルの誤
りに応答して必要となるクロック停止は、訂正処理に委
ねられている。

第１図は、高い抽象度で本発明を示したものである。本
発明は複数の同一のユニット・レベル要素を含み、各要
素は第２図に示したものなどモジュール化プロセッサの
各カード上に配置されている。ユニット・レベル要素は
すへて、誤り指示を監視し、本発明による適切な区画ク
ロック停止を開始する１次レベル要素に接続されている
。

第１図で、２枚のカード３０と４０は、同じユニット・
レベルの第２のクロックｍ持（ＳＥＣＭＡ　Ｉ　ＮＴ）
装置３１と４１を担持している。ユニット３１と４１は
２個以上のこうしたユニット・レベルＳ　Ｅ　ＣＭＡ　
Ｉ　ＮＴ表装置表わす。カード３０では、複数のモジュ
ール３２が、カード誤り検査収集（ＣＥＣＬ）要素３３
に接続された誤り信号線をもつ。ＣＥＣＬ要素３３は、
それらのモジュールから誤り指示信号を収集し、カード
・レベル検出・記録（ＣＬＤＲ）回路３５に送る。ＣＥ
ＣＬ要素３３からの誤り指示の受取りに基づいて、ＣＬ
Ｄ、Ｒ回路３５は誤りを、レベル１（ＬＬ）、レベル２
　（Ｌ２）またはレベル３　（Ｌ３）として分類して、
信号線３５−１ないし３５−３上に対応する信号を出力
する。これらの信号はすべてカード誤り通信収集回路（
ＣＣＯＭｌＧＯＬＬ）３６に送られる。収集回路３６は
、回路３５から受は取ったレベル分類信号ＬＬ、Ｌ２及
びＬ３を回路線３６−１を介して送る。さらに、Ｌルベ
ル分類信号は順方向に送られるが、Ｌ２信号は線３５−
２を介してゲート・クロック生成回路（ＣＫＧＥＮ）３
７に送り戻される。クロック生成回路３７は、カード実
行ゲート信号に応答して、（以下に詳しく説明する）１
対のクロック信号を各カード・モジュールに供給する。

クロック生成回路３７は、Ｌ２２レベル類信号（Ｌ２　
　検査停止信号）の供給に応じて、モジュールへのクロ
ック信号の供給を停止する。すなわち、カード３０上で
ＳＥＣＭＡＩＮＴユニット３１がＬ２２レベル類信号を
検出すると、カード３０上のモジュールに供給されるク
ロック信号が中断される。

第１図を検討するとわかるように、カード４０のＳ　Ｅ
　ＣＭＡ　Ｉ　ＮＴ回路４１はカード３０について今説
明したものと同じである。すなわち、カード４０は、Ｌ
ｌ、Ｌ２及びＬ３信号を生成することにより、カード４
０上のモジュール４２が指示する誤りを分類できるよう
にする誤り分類能力をもつ。さらに、カード４０上のモ
ジュール４２の動作は、Ｌ２信号が生成されるときモジ
ュールに供給されるクロック信号の中断によって中断さ
れる。

第１図の１次クロック維持（ＣＬＫＭＡＩＮＴ）要素５
０を考慮すると、カード区画（ＣＰＡＲＴ）回路５４が
接続されているマシン検査収集（ＭＣＨＫＣＯＬ）要素
５２により、カード・レベルＳＥＣＭＡ　ＩＮＴユニッ
トから出力されたＬ１信号がすべて収集され監視される
。カード区画回路５４は、複数の区画信号を供給する。

カード区画回路５４から供給される区画信号は、それぞ
れ１つまたは複数のユニットのグループから成る区画に
対応しそれを指示する。それらのユニットの動作は、そ
の区画の任意のユニットからのＬ１信号に応答して同期
して停止される。当該のプロセッサ・カードからのＬ１
信号の受取りに基づいて、マシン検査収集回路５２は、
受は取った特定のＬ１信号に応答して同期して動作が停
止されるカードのグループを表わす区画信号を選択する
。

カード実行ゲート（ＣＲＮＧＴ）回路５６は、マシン検
査収集回路５２の出力を受は取るように接続されている
。第１図の装置が初期化されると、カード実行ゲート回
路５６は、複数のカード実行ゲート信号を連続して通過
させるように条件付けられる。２つのカード実行ゲート
信号がそれぞれカード３０と４０に送られる。区画信号
は、マシン検査収集回路５２で選択されると、カード実
行ゲート回路５６に送られる。カード実行ゲート回路５
６は、区画信号によって表わされるカードに供給される
カード実行ゲート信号を、こうしたカード上のクロック
生成回路の動作を中断する状態に条件付ける。このため
、選択された区画信号で表わされるグループに含まれる
カードの条件によって表わされる処理状態が維持される
。

誤り信号報告は、１次通信収集回路（ＰＣＯＭＭ　　Ｃ
０ＬＬ）５８によって行なわれる。回路５８は、カード
誤り通信収集回路の出力を収集して、それを割込み信号
の形で転送する。この停止信号は、支援プロセッサ（図
示せず）の誤り検査維持手順を初期化するのに使用され
る。支援プロセッサは、プロセッサの初期化ルーチンを
実行し、ＣＬＫＭＡ　ＩＮＴ回路から受は取った割込み
信号に応答して誤り分析・訂正手順を行なう。

第４Ａ図ないし第４Ｃ図に、本発明の特定の実施例を理
解するのに必要な重要な細部を示す。第４Ａ図は、第１
図の生成回路３７と４７などのゲーテッド・クロック生
成回路を示す。第４Ａ図のゲーテッド・クロック生成回
路は、本発明が実施されるプロセッサのユニット中の対
応する各要素を表わすものと理解されたい。ゲーテッド
・クロック生成回路及び以下に記載の特定の回路は、レ
ベル敏感走査設計（ＬＳＳＤ）回路に基づいている。

この点に関して、基本回路ユニットは、それぞれＬｌと
Ｌ２として示す２つのラッチ要素を含むシフト・レジス
タ・ラッチ（ＳＲＬ）である。こうしたＳＲＬの１つが
第４Ａ図に参照番号６０で示されている。ボートＤとＣ
は、ＳＲＬへのデータ入力及びクロック入力として使用
される。５２部分は、Ｌ１出力端に内部接続されたデー
タ入力ポートをもち、Ｂ入力ポートを使ってそれをクロ
ックする。ラッチ・トリガ設計では、８人力は、本発明
の主タイミング・シーケンスをもたらすトリガ・クロッ
クにも使用される。各ＳＲＬは、第４Ｂ図に示す２つの
クロック波形Ｃ１と０２から成るクロック信号を供給さ
れる。データは、ｃ１クロック波形が正のレベル６１の
とき、Ｌ１ラッチのＤ入力端に供給され、そのラッチに
入る。このデータはＣ１の立下り６１ｂでラッチ中に保
持される。

このデータは、Ｃ２クロックの立上り６２でＬ２ラッチ
の出力端から得られる。

本発明が利用されるプロセッサの基本的動作サイクル（
マシン・サイクル）は、Ｃ２クロックの連続する正の遷
移の間の周期で定義される。本発明を理解するために、
ユニット・モジュールはＣ１及びＣ２クロックの供給に
応答して動作するものと仮定する。

次に、第４Ａ図に示し本発明のユニット・レベル要素中
で使用されるゲーテッド・クロック生成回路の説明に移
る。クロック波形生成回路６４は、１対の発振器波形０
１と０２からそれぞれｃｌと０２の波形を形成する。発
振器波形とは、それぞれ第３図の発振器２５などのシス
テム・クロック発振器の１次出力及び遅延出力である。

クロック波形Ｃ１とＣ２は、クロック・ゲート６５に供
給され、ゲート６５は、線６６上のゲート信号が正の状
態のとき、ユニットのモジュールにクロックを供給する
。信号線上のゲート信号は、最初、ゲーテッド・クロッ
ク生成回路があるユニットにカード実行ゲート信号を供
給することによって、高レベルにセットされる。カード
実行ゲート信号が高レベルになると（第４Ｂ図）、それ
は５ＲＬ６０によってラッチされて反転され、その正の
形と一緒に反転ＡＮＤゲート６７ａに送られる。第４Ｂ
図のＡ波形で示されるように、ＡＮＤゲート６７ａの出
力は、５ＲＬ６０の出力が０２クロツクの立上り６３で
高レベルになるまで、負のレベルをとる。人波形の負レ
ベルのパルスは、反転ＡＮＤＯＲ（ＡＯＩ）ゲート６８
の出力に、５ＲＬ６９がＣ２遷移６３で高レベルになる
まで、正のレベルをとらせる。Ｃ２遷移６３の後、５Ｒ
Ｌ６０の出力は、第４Ｂ図のクロック走行信号で表わさ
れるように、高レベルのままとなる。ゲート６５を通し
て０１と０２波形を送るために信号線６６」二に供給さ
れるのがクロック走行信号である。

カード実行ゲート信号が正の状態のままであり、第４Ａ
図のゲーテッド・クロック生成回路が配置されているユ
ニットから供給されるＬ２検査停止信号が低レベルのま
まである限り、第４Ｃ図の波形Ｃて示されるように、反
転入力ＡＮＤゲート６７ｂの出力は負のままとなる。カ
ード実行ゲート信号が低レベルに下がるか、またはＬ２
検査停止信号が高レベルに上がると、Ｃ波形が高レベル
になり、ＡＯＩゲート６８の出力端で負レベルへの遷移
を引き起こす。これは第４Ｃ図の波形Ｂで示される。ゲ
ート６８の出力の負の遷移は、波形Ｂのレベルが低下し
てから１サイクル後で５ＲＬ６θの出力の負レベルへの
遷移として反映される。

これは、第４Ｃ図に示されている。第４図では、クロッ
ク走行波形が０２クロツク波形の遷移７０と同期して負
に向かう遷移を示す。

すなわち、あるユニットに対するカード実行ゲート信号
またはＬ２Ｍ査停止信号の適切な遷移に応じて、そのユ
ニットのモジュールは、それが動作するのに必要なりロ
ック信号を奪われる。その結果、クロックの中断中、モ
ジュールの動作構成とユニットの状態が「凍結」される
。

本発明では、Ｌルベル分類信号が発生すると、区画限定
に基づいて、１個または複数のユニットに対するクロッ
クが中断される。Ｌ１分類信号は、複数のカード中でク
ロックの停止を要求する。すなわち、誤りを検出して分
類するとき、ＳＥＣＭＡＩＮＴユニットとＣＬＫＭＡＩ
ＮＴユニットの間の論理経路を、２回通過しなければな
らない。

この場合、適切なカード・クロックが停止される前に、
４マシン・サイクルが発生できる。この動作のタイミン
グを第５Ａ図に示す。第５Ａ図で、マシン・サイクル０
　（ＭＣＯ）の間に誤りが検出され、捕捉信号がマシン
・サイクル１の始めに高レベルになる。捕捉の正の遷移
に応じて、誤りが分類され、Ｌ１捕捉信号がサイクル２
の始めに高レベルになる。Ｌ１捕捉信号の上昇に応じて
、選択された区画の構成要素すべてに対するカード実行
ゲート信号（ＣＲＵＮＧＡＴＥ）が、サイクル３の始め
に下降し、その結果、サイクル４の始めに関連するクロ
ック走行信号が下降する。

Ｌ２検査停止信号は、誤りを検出するユニットが迅速に
停止しなければならないことを示す。ユニットのＳＥＣ
ＭＡＩＮＴは、この誤りを分類して、２つのマシン・サ
イクルが経過した後にこの誤りに応答してクロックを停
止するようにクロック制御を実行する。このタイミング
を第５Ｂ図に示す。第５Ｂ図で、マシン・サイクル０の
間に誤りが検出され、捕捉信号がマシン・サイクル１の
始めに上昇し、その分類後、サイクル２の始めにクロッ
ク走行信号の負の遷移が起こる。

第６図には、第１図のＳＥＣＭＡＩＮＴ要素３１のカー
ド誤り検査収集回路３３とカード・レベル検出・報告回
路３５をより詳しく示す。カード３０上で生成されたす
べての誤り信号は、線ロックアウト・ゲート回路７１を
介して捕捉レジスタ（ＳＣＡＰＴＵＲＥ）７２に供給さ
れる。信号線７１−１ないし７１−ｎは、それぞれ、Ｓ
ＥＣＭＡＩＮＴユニットによってサービスされるユニッ
ト中のｎ個のモジュール誤り指示回路の１つに接続され
ている。線ロックアウト・ゲート７１は、誤り信号線７
１−１ないし７１−ｎのそれぞれから捕捉レジスタ７２
に到る明確な経路をもたらす働きをする。誤り信号線７
１−１ないし７１−ｎの１本を介して捕捉レジスタ７２
に最初の誤り指示が入力されると、他の誤り信号がその
誤り信号線を介してレジスタに入力されるのを防止する
ため、線ロックアウト・ゲート７１にフィードバックさ
れる。２次検査エネーブル（ＳＣＨＫＥＮＢＬ）レジス
タ７３に記憶されたマスク・パターンが、線ロックアウ
ト・ゲート回路７１を介して誤り指示をマスクするのに
使用される。そのマスクは、通常のディジタル形式であ
り、レジスタ７３の各ビット位置が「１」のとき、線ロ
ックアウト・ゲート７１が対応する誤り指示線上で誤り
指示を受は取れるように動作する。マスク位置が「０」
のとき、線ロックアウト・ゲート７１は、対応する誤り
指示線を介して誤り指示に応答することを妨げられる。

マシン誤り指示線７１−１ないし７１−ｑは、それぞれ
捕捉レジスタ７２のビット位置の１つによって監視され
る。レジスタ７２は、誤りが発生したことを示す第１の
活動状態の指示を捕捉し保持する。これは、誤り線１本
ごとに行なわれ、最初の誤りが分類されている間に発生
した他の誤り指示が捕捉できる。

捕捉レジスタ７２の各ビットは、３つのマスク・レジス
タのうち２つ中に関連ビットをもち、それらのビットは
特定の誤りがどのレベルに分類されるかを示す。これら
のレジスタは、Ｌ１マスク７４、Ｌ２マスク７６及びＬ
２３マスク７８として示されている。好ましい実施例で
は、捕捉レジスタ７２は３２ビツト幅で、Ｌ１マスク・
レジスタ７４、Ｌ２マスク・レジスタ７Ｂ、Ｌ２３マス
ク・レジスタ７８は、それぞれ２４ビツト、２４ビツト
、１２ビツト幅である。

Ｌ１マスク・レジスタ７４に記憶されたビット・パター
ンは、従来のディジタル・マスクを含む。

すなわち、そのマスクの特定のビット位置が「１」であ
れば、捕捉レジスタ７２のそのビット位置の誤り信号が
レベル１の誤りとして分類され、「０」のときは、その
誤りがレベル１に分類されないことを示す。好ましい実
施例では、Ｌ１マスク・レジスタ７４は、捕捉レジスタ
７２の最上位２４ビツトに適用される。Ｌ２マスク・レ
ジスタ７６中のマスクも、Ｌ１マスク・レジスタ７４中
のＬ１マスクと同様に、捕捉レジスタ７２の最上位２４
ビ・ソト位置をマスクする。このため、捕捉レジスタ７
２で捕捉された誤り指示が、必要に応じてレベル１及び
レベル２のクロック停止を開始することができる。そう
する必要があるのは、たとえば、その誤り訂正方式で、
直列プロセッサとそれに接続されたベクトル・プロセッ
サが、同期して迅速に停止することが必要とされるとき
である。

Ｌ２３マスク・レジスタ７８のＬ２３マスクは、捕捉レ
ジスタ７２の最下位１２ビツトに対して働き、「１」が
レベル２の誤りを示し「０」がレベル３の誤りを示すと
いう規約に従って、これらのビットをレベル２またはレ
ベル３として分類する。

その結果、捕捉レジスタ７２の最下位１２ビツトだけを
使ってレベル３が指示でき、３６ビツト全部で関連する
誤りをレベル２として分類することがてきる。

捕捉レジスタ７２とＬ１マスク・レジスタ７４の出力は
、レベル１検出回路（ＬＥＶＥＬ　　ＩＤＥＴＥＣＴ）
８０に接続されている。回路８０は１ビツトごとにレジ
スタの内容を比較して、捕捉レジスタ７２中の任意の誤
り信号がＬ１マスク・レジスタ７４中のＬ１マスクに応
じてレベル１の誤りとして分類されるかどうか判定する
。捕捉レジスタ７２の最上位２４ビット位置のあるビッ
トが誤り信号の受取りによってセットされ、そのビット
がＬ１マスク７４の対応するビット位置のセット・ビッ
トによって突き合わされる場合、レベル１検出回路８０
はＬ１信号を出力する。同様に、捕捉レジスタ７２、Ｌ
２マスク・レジスタ７６、及びＬ２３マスク・レジスタ
７８の出力は、すべてレベル２検出回路８２（ＬＥＶＥ
Ｌ　　２　　ＤＥＴＥＣＴ）に接続されている。捕捉レ
ジスタ７２中の誤り指示が、レジスタ７６または７８の
一方の対応するビット位置の対応するＬ２指示によって
マスクされると、回路８２はＬ２検査停止ビットを出力
する。

上記のように、レジスタ・ビットは、その各７スフ・ビ
ットがＬ１マスク・レジスタ７４中で設定されると、ユ
ニットのＬ１信号を高レベルにし、その信号が、信号線
３５−１を介して、ＣＬＫＭＡＩＮＴユニット５０（第
１図）のマシン検査収集回路５２に送られる。下記で述
べるように、これらの捕捉ビットはまた、禁止レジスタ
８３からの対応する禁止信号（ＩＮＨ）と協同して、後
続のレベル２の停止指示がレベル２検出回路８２によっ
て認識されることを禁止する。というのは、誤り指示が
Ｌ１分類に続くサイクルでレベル２のレベルとして分類
される場合、そのユニットをその区画中の他のユニット
との同期を外して停止させることが可能だからである。

捕捉レジスタ７２のレベル２に対してマスクされたビッ
トは、ユニットのゲーテッド・クロック生成回路に送ら
れ、レベル２禁止機能が非活動状態にあるという条件で
、そのユニットを停止する。

レベル２の誤りでは本来的にユニット間で非同期停止が
起こる可能性があるので、このレベルではクロック停止
機能の阻止は行なわれない。レベル２の誤りに応答して
クロックが停止される前の２サイクルの間に後続のレベ
ル１検査が検出されると、このレベル１の誤りの原因が
レベル２の誤りにあったとしても、区画限定されたクロ
ック停止が開始される。これは、その誤りが他のユニッ
ト中に拡散されるのを防止するために行なわれる。

捕捉レジスタ７２は、各誤り指示を捕捉して保持するこ
とができるが、誤り発生の順序についての情報は提供し
ない。２次ロツクアウ）　（ＳＬＯＣＫＯＵＴ）レジス
タ８６は、レベル・ロックアウト・ゲーテッド回路８４
及びＤＥ検出ロックアウト回路８８とあいまって、捕捉
レジスタ７２が誤り信号について行なうのと同じ方式で
、誤り状態が存在するかどうか捕捉レジスタ７２の出力
を監視することにより、この機能を実行する。しかし、
線ロックアウト回路の場合のように、誤り指示が発生し
たときに各ビット位置をロックする代わりに、任意の位
置で最初の誤りが検出された後、２次ロックアウト・レ
ジスタ８６中でグループ・レベル内のすべての位置がブ
ロックされる。この点に関連して、捕捉レジスタ７２の
出力は、レベル・ロックアウト・ゲーテッド回路８４を
介して２次ロックアウト・レジスタ８６に供給される。

次に、２次ロックアウト・レジスタ８６の出力は、検出
ロックアウト回路８８に送られる。回路８８はＬ１マス
ク・レジスタ７４、Ｌ２マスク・レジスタ７６、及びＬ
２３マスク・レジスタ７８の出力も受は取る。最初のク
ロック停止誤り（ＬｌまたはＬ２として分類される）が
捕捉レジスタ７２に入力されると、その誤りは、レベル
・ロックアウト・ゲーテッド回路８４を介して２次ロッ
クアウト・レジスタ８６の入力に送られる。誤り指示ビ
ットは、検出ロックアウト回路８８中で、マスク・レジ
スタ７４．７６．７８のすべてのマスクと比較される。

誤り指示がＬｌまたはＬ２マスク中のビットでマスクさ
れるビット位置を占める場合、検出ロックアウト回路８
８は、レベル・ロックアウト・ゲーテッド回路８４にロ
ックアウト信号を送って、それがＬｌまたはＬ２マスク
中のビットでマスクされた誤り信号をそれ以上供給でき
ないようにする。同様に、Ｌ３誤りとして分類される最
初の誤り指示が捕捉レジスタ７２に入力されると、２次
ロックアウト・レジスタ８６に入り、検出ロックアウト
回路８８は、Ｌ３０ツクを行なって、Ｌ３に分類された
誤り指示がそれ以上２次ロックアウト・レジスタ８６に
入力できないようにする。すなわち、２次ロックアウト
・レジスタ８６は、ＬｌまたはＬ２誤りとして分類され
た最初の誤り指示と最初の非クロック検査停止（Ｌ３誤
り）を捕捉する。これにより、誤り検出・回復手順は、
調査範囲を誤り発生の理由に絞ることができる。

最後に、カード誤り通信収集機能が、検査報告回路９０
によって実行される。回路９０は、ロックアウト検出回
路８８とほぼ同じ方式で動作して、ＬｌまたはＬ２誤り
及びＬ３誤りの指示をもたらしクロックを停止させる。

第６図のＳＥＣＭＡＩＮＴ装置の回路に固有の実施態様
を、１つの誤り指示ビットの場合について第７図に詳し
く示す。第７図の論理は、従来並列に複製されて、好ま
しい実施例では、たとえば３６ビツト幅の機能をもたら
す。第７図の回路技術は、やはりＳＲＬに基づく論理を
利用している。

すなわち、すべてのレジスタが並列Ｓ　ＲＬのアレイか
ら構成される。第７図では、捕捉レジスタ、２次検査エ
ネーブル・レジスタ、Ｌ１マスク・レジスタ及びＬ２マ
スク・レジスタのｎ番目のセルをそれぞれ７２　　ｎ１
７３　　ｎ１７４　　ｎ及び７６−ｎで示しである。一
方、２次ロックアウト・レジスタのｎ番目のビットは８
６−ｎで示しである。第７図でＡＯとして示したゲート
は、２つの並列な複数入力ＡＮＤゲートの出力が関連す
るＯＲゲートへのただ２つの入力として接続されている
、周知のＡＮＤ−ＯＲゲートである。

ここで、誤り指示ビットｎが高レベルになって、誤り入
力線ｎに接続された誤り指示ユニットによって誤り指示
信号が供給されたことを示すものと仮定する。さらに、
Ｌ１マスクのビットｎが、２次検査エネーブル・レジス
タのｎ番目のビットとして設定されているものと仮定す
る。この場合、ＡＯゲート７０の上方ＡＮＤゲートの出
力が上昇して、ＡＯ回路７０の出力を上昇させる。この
レベルの上昇は、捕捉レジスタ７２のセルフ２−ｎの正
の出力で得られる。この正の出力は、ＡＯゲート７０の
ＡＮＤゲートにフィードバックされて、後続の誤りがセ
ルフ２−ｎ中にクロックされないようにする。さらに、
捕捉セルフ２−ｎの正の出力は、ＡＮＤゲート１００と
２４方向ＯＲゲート１０１を含むゲート組合せ体に送ら
れる。ＡＮＤ１０Ｒゲートの組合せ１００と１０１は、
レベル１検出回路８０を表わし、ＯＲゲート１０１は、
ＡＮＤゲート１００の他に他の２３個のＡＮＤゲートの
出力を収集する。捕捉レジスタのｎ番目のビットに対応
するし１マスク・ビットが設定された場合、ＡＮＤゲー
）１００が上昇したとき、捕捉セルフ２−ｎの出力は活
動状態になる。これにより、基本的にｎ番目の誤り指示
がレベル１の誤りとして分類され、それがＬ１信号とし
てＯＲゲート１０１を介して送られる。同様に、捕捉レ
ジスタのｎ番目のセルに対応するＬ２マスクが設定され
た場合、ＡＮＤゲート１１０の出力が上昇して、３６方
向ＮＯＲ（Ｎ）ゲート１１１の出力を下降させ、適切な
極性のレベル２検出停止信号を供給してクロック信号の
供給を停止させる。ＮＯＲゲート１１１、ＡＮＤゲート
１１０及び他の３５個のＡＮＤゲートは、第６図のレベ
ル２検出回路８２を含む。

回路８４中のレベル・ロックアウト・ゲートは、ＡＯア
ゲート２０によって表わされる。ＡＯアゲート２０は、
その出力が２次ロックアウト・レジスタ８６のｎ番目の
セルの入力端に接続されている。ｎ番目の誤り指示線上
で誤り信号が肯定されて、捕捉セルフ２−ｎの出力を上
昇させると、ＡＯアゲ−１２０の出力が上昇する。この
上昇する出力は、２次ロックアウト・セル８６−ｎを介
してクロックされる。このセルの出力は、ＡＯアゲート
２０を介してフィードバックされる。ＡＯアゲート２０
は、捕捉セルフ２−ｎの出力のその後の変化に応答して
、セルを「ロツクコする。２次ロックアウト・セル中に
ロックされた誤り指示は、ＯＲゲート１２２とＡＮＤゲ
ート１２３と２４方向ＯＲゲート１２４の組合せを介し
て、レベル１／レベル２０ツクアウトとして分類される
。同様に、ＡＮＤゲート１２６と１２方向ＯＲゲート１
２７は、Ｌ２３マスクの対応するビットが「０」の場合
に、そのロックアウトをレベル３０ツクアウトとして分
類する。この“Ｏ“°のビットは、反転されてＡＮＤゲ
ート１２６に送られると、正になる。

２次ロックアウト・セル８６−ｎ中のビットのロックア
ウト検出は、ＯＲゲート１３０、ＡＯアゲート３２及び
インバータ１３４によって行なわれる。

通信停止（ＣＯＭＭＵＮ　　ＩＮＴＥＲＲＵＰＴ）信号
は、それぞれゲート１２４と１２７の出力で得られるレ
ベル１／レベル２０ツクアウト信号とレベル３０ツクア
ウト信号の論理和を取ることによって生成される。これ
らの信号は、それぞれ５ＲＬ１３８と１３９中で登録さ
れた後、ＯＲゲート１３６に送られる。ＯＲゲート１３
６の出力は、３２人力ＯＲゲート１３７の入力側で収集
される。

ＯＲゲート１３７の出力が、通信停止信号である。

この信号は、プロセッサ中でのマシン誤り発生の非同期
通知を行なうためのものである。こうした通知は、たと
えば、支援プロセッサに送られ、誤り診断・回復を開始
させる。

第１図及び第６図の禁止レジスタ８３は、Ｌ１マスクと
長さが等しく捕捉レジスタ中の同じビットに作用する、
禁止マスクを記憶する。禁止マスク・ビットの１つが設
定されると、影響を受けるユニットのクロック生成回路
は、対応する捕捉レジスタ・ビットに対して生成された
Ｌ２検査停停止器に応答しない。詳細に理解するには、
第４Ａ図と第７図を参照されたい。禁止マスク・ビット
ｎが、禁止レジスタ出力８３−ｎの正の値の出力（Ｌ２
禁止エネーブル信号ｎ）で示されるように設定されてい
るものと仮定する。捕捉ビット７２−ｎがセットされる
と、ＡＮＤゲート１０２の出力が上昇する。これによっ
てＮＯＲゲート１０３の出力が非活動化（Ｌ２禁止停止
）され、Ｌ２検査停停止器及びＬ２禁止停止信号がクロ
ック生成回路（第４Ａ図）中のＡＮＤゲート１０４に供
給されるため、Ｌ２禁止停止信号はＡＯゲート６８の出
力（Ｂ）が降下しないようにする。そのため、クロック
生成器は、Ｃ１と０２の供給を中断するカード実行ゲー
ト信号にたけ応答するように制限される。

第４Ａ図及び第７図を検討すると確認できるように、レ
ベル２クロツク停止は、２サイクルで実施される。第１
のサイクルの始めに、誤り指示が捕捉セルフ２−ｎを含
むＳＲＬに送られる。第２サイクルの始めに、捕捉セル
フ２−ｎ中の誤り指示が、ゲート１１０と１１１中を伝
播してＬ２誤りとして分類され、ゲート１０４．６７ｂ
１６８を介してクロック制御機構に入り、５ＲＬ６９の
入力端に供給される。第３サイクルの始めに、この信号
は、クロック走行信号を信号線６６上で下降させて、ク
ロックを中断させている。

ＣＬＫＭＡＩＮＴ機構を第８図と第９図に詳細に示す。

第８図で、プロセッサ・ユニット中のレベル１検出回路
のすべての出力が入力線」−に集められる。すなわち、
たとえば信号線３５−１と４５−１が示されている。レ
ジスタ１５０中のＬ１検査エネーブル・マスクに応じて
、対応するマスク・ビットをもつＬ１信号がゲーテッド
回路１５２を通過してＬ１捕捉レジスタ１５４に到る。

Ｌ１捕捉レジスタ１５４は上記の捕捉レジスタと同様に
動作する。すなわち、このレジスタは、Ｌ１信号線がそ
のマスクによって動作可能になっている間、ユニットか
らＬｌ信号線に到着したＬ１信号を捕捉する。ロックア
ウト・ゲーテッド回路１５５とＬ１０ツクアウト・レジ
スタ１５３から成るロックアウト・ループは、任意のＬ
１信号線を介してＬ１捕捉レジスタ１５４に入る最初の
Ｌ１信号を捕捉し、その線上でその後に到着したＬ１信
号は無視する。Ｌ１捕捉レジスタは、ｔビット・レジス
タであり、各ビット位置が最高を個のＳＥＣＭＡＩＮ’
Ｔ回路のそれぞれに対応する。

Ｌ１捕捉レジスタ１５４の出力が４つの区画検出回路１
５６−１５９のそれぞれに供給される。

区画検出回路はまた、ＳＲＬ対１８０−０ないし１６０
−ｔから構成される１次検査停止回路の出力をその入力
端で受は取る。各区画検出回路は、＝３７ 所定の４つの区画の１つを識別する信号を生成する。各
ＳＲＬ対は、所定の４つの区画の１つに対応する２ビツ
ト・コードで事前設定される。各ＳＲＬは正出力及び反
転出力を供給するので、１次検査停止回路の各ＳＲＬ対
は４状態コードの１つの状態を示す。各１次検査停止Ｓ
ＲＬ対は、各区画検出回路中で、Ｌ１捕捉レジスタ１５
４の対応するビットと関連づけられている。すなわち、
Ｌ１捕捉レジスタ１５４のビット位置Ｏの出力は、各区
画検出回路１５６−１５９中で、１次検出停止ＳＲＬ対
１ｔ３０−０と関連づけられ、以下同様である。例を続
けると、レベル１誤り信号がビット位置Ｏの入力に接続
されたＳＥＣＭＡＩＮＴ回路からＬ１捕捉レジスタ１５
４のビット位置Ｏに登録される場合、それは、ＳＲＬ対
ＩＥｆＯ−０のコードによって動作可能にされた区画検
出回路の入力端に渡される。区画検出回路１５６−１５
９の出力は、回路板区画停止信号（ＰＡＲＴＳＴＯＰ）
Ｏ−３を供給する。各区画停止信号は、当該区画の各ユ
ニットのクロックが中断されることを示す。区画検出回
路の出力は、第９図に示されている停止収集マルチプレ
クサ１７０に送られる。

第９図で、４つの回路板区画（ＢＲＤＰＡＲＴ）レジス
タ１７２−１７５がマルチプレクサ１７０の入力端に接
続されている。レジスタ１７２−１７５は、それぞれ各
ビット位置が当該ユニットに対応する区画マスクを含む
。マスクはそのクロックがその区画の任意の構成要素か
らのＬ１誤り信号に同期し応答して中断される、ユニッ
トのグループとして区画を定義する。このマスクは、区
画構成要素に対応するビット位置に１が入り、他のすべ
ての位置に０が入った通常の１次元ビ・ソトを含む。自
明のことであるが、０を含むビット位置は、その区画に
含まれないプロセッサの残すのユニットすべてである。

停止収集マルチプレクサ１７０の出力は反転されて、制
御回路１８０を介して１次実行ゲート（ＰＲＵＮＧＡＴ
Ｅ）レジスタ１８２に供給される。Ｌ１誤りが発生する
と、区画停止信号が活動状態になって、マルチプレクサ
１７０に対応する回路板区画レジスタの出力を選択させ
る。その出力は制御回路１８０を通過して、１次実行ゲ
ート・レジスタ１８２に入力される。１次実行ゲート・
レジスタ中の選択されたマスクは、ユニットのゲーテッ
ド・クロック生成回路に供給されるカード実行ゲート信
号を定義する。ある区画マスクが選択されて１次実行ゲ
ート・レジスタ１８２に送られると、その区画中の各ユ
ニットのカード実行ゲート信号が、そのユニットのビッ
ト位置のＯによって非活動化され、区画中のユニットの
中断を同期させる。

第１０図及び第１１図に、第８図と第９図のＣＬＫＭＡ
ＩＮＴ装置のＳＲＬ回路による実施態様を示す。第１０
図及び第１１図は、第８図と第９図に示した設計の単一
ビット・スライスを表わす。

当然のことながら、ＣＬＫＭＡＩＮＴ装置は、協同して
動作する複数の統合されたスライスを含む。

第１０図で、レベル１誤り信号がユニットｎから受は取
られ、Ｌ１捕捉セル１５４−ｎにラッチされる。セル１
５４−ｎへの入力は、Ｌ１検査エネーブル・レジスタ１
５０からのビット１５０−ｎによって制御されるＡＮＤ
１０Ｒゲートを含む。統合ＡＯゲートは、最初のＬ１信
号がそれにラッチされると、Ｌ１捕捉セル１５４−ｎを
ロックする。

Ｌ１捕捉セル１５４−ｎの出力は、それぞれ０Ｒ（０）
ゲートに供給するＡＮＤ　（Ａ）ゲートから構成される
４つの区画検出回路の入力に送られる。

区画停止ＡＮＤゲート２００１２０２．２０４．２０８
は、それぞれ検査停止ＳＲＬ対ＩＥ３０−ｎの出力の当
該の組合せを受は取る。すなわち、検査停止対５ＲＬＩ
ＥｔＯ−ｎの状態に応じて、Ｌ１捕捉セル１５４−ｎ中
のＬ１誤り信号が、ＡＮＤゲートからＯＲゲート２０１
．２０３．２０５．２０７の１つに送られ、区画停止信
号を形成する。

Ｌ１捕捉レジスタに入力された最初のＬ１信号のロック
アウトは、ＡＮＤ１０Ｒゲート２１０、Ｌ１０ツクアウ
ト・レジスタ・セル１５６＝　ｎ　ＮＯＲゲート２１１
及びインバータ２１２から構成されるループで実施され
る。このループは、レジスタ１５４に入力された最初の
Ｌ１誤り信号を捕捉して、後続のすべてのＬ１誤りをロ
ックアウトし、こうした誤りの列の最初を識別する働き
をする。

第１１図で、停止収集マルチプレクサは、ＡＮＤゲート
２２０−０ないし２２０−３のアレイから構成され、各
ゲートは当該の区画停止信号及び回路板区画マスク・レ
ジスタ１７２−１７５からのビットｎを受は取る。ＯＲ
ゲート２２１はＡＮＤゲー）２２０−０ないし２２０−
３の出力を集め、ＡＮＤゲート・アレイによって選択さ
れた区画マスク・ビットを制御回路ＡＮＤ１０Ｒ反転ゲ
ート２２３に送る。ＡＯＩＯＲゲート２０１次実行ゲー
ト・レジスタ１８２のＳＲＬ対１８２−ｎへの入力を制
御し、したがってｎ番目のカード実行ゲート信号の状態
を制御する。ＡＯ１ＯＲゲート２０１、反転ＡＮＤゲー
ト２２５を介してクロック開始信号が、またＡＮＤゲー
ト２２７を介してクロック停止信号が供給される。ゲー
ト２２５と２２７は、開始停止マスク・レジスタ２１０
（第９図）のｎ番目のビットを受は取る。本発明の装置
の動作を初期化するには、クロック開始信号を上昇させ
て、開始停止マスク・ピッ）ｎを１次実行ゲート・レジ
スタ１８２のｎ番目のビットに入力させる。−度初期構
成されると、１次実行ゲート・レジスタ１８２から供給
されるカード実行ゲート信号は、Ｌｌ誤り信号が区画マ
スクを選択したときに変更されるまで肯定され続ける。

その区画マスクは、その後のカード実行ゲート信号の状
態を決定するために、１次実行ゲート・レジスタに入力
される。

第７図、第１０図、第１１図及び第４Ａ図を検討すると
確認できるように、Ｌｌ誤りに応答するクロック中断は
、４マシン・サイクルで完了する。

誤り指示はマシン・サイクル０の間に捕捉セルフ２ｎに
供給され、マシン・サイクル１の始めにＳＲＬの出力か
ら得られる。この誤りはゲート１００と１０１によって
レベル１の誤りとして分類され、Ｌ１捕捉セル１５４ｎ
に入力される。Ｌ１信号は、サイクル２の終わりにＬ１
捕捉セル１５４ｎから得られる。捕捉されたレベル１誤
り信号は、区画検出ＡＮＤ１０Ｒゲート組合せ体の一方
中を伝播して区画グループを選択し、停止収集ＡＮＤゲ
ートの１つを介して区画マスクを選択する。選択された
区画マスクは１次実行ゲート・レジスタ１８２に送られ
、サイクル３の間にラッチされる。

最後に、区画マスクのラッチによってカード実行ゲート
信号が発生し１次実行ゲート・レジスタ１８２に入ると
、サイクル４の終わりに５ＲＬ６９から出力されるクロ
ック走行信号が変化する。すなわち、サイクル０でレベ
ル１の誤りが検出されると、レベル１誤り信号によって
選択された区画中のすべてのユニットがサイクル４の終
わりで同時に中断される。

第１図、第６図、第８図及び第９図を参照して、参照番
号３０て示すユニット中でレベル２の誤りが発生するも
のと仮定する。この点に関連して、モジュール３２のう
ちの１つは、ロックアウト・ゲート７１を介して捕捉レ
ジスタ７２にゲートされる誤り線７１−１ないし７１−
ｑの１本の誤り指示を上昇させる。その誤りが初期化以
降に発生した最初の誤りであるとすると、その誤りは、
ロックアウト・レジスタ８６の、それが発生したモジュ
ール専用のビット位置に入力される。同時に、その誤り
は、捕捉レジスタの対応するビット位置から出力され、
Ｌｌ、Ｌ２及びＬ２′３マスクに応答して検出回路によ
って分類される。分類されると、Ｌ２検査停止信号が上
昇し、ユニット・クロックが中断される。検査報告回路
９０は、ＯＲアゲ−１２７（第７図）の出力端でレベル
１／レベル２０ツクアウト信号を上昇させ、その信号が
１次通信収集回路５８に送られる。１次通信収集回路５
８は、通常のように中断信号を生成して支援プロセッサ
３０に転送させる働きをする。中断信号に応答して、支
援プロセッサは、捕捉レジスタ中のＳＥＣＭＡＩＮＴ及
びＣＬＫＣＮＴＬロツタアウトを走査して、適切な診断
・訂正動作を開始する。

上側で誤り指示がレベル１の誤りとして分類されるもの
と仮定すると、そのＬ１信号は、ＳＥＣＭＡＩＮＴユニ
ットから信号線３５−１上に出力され、その線を介して
、ＣＬＫＭＡＩＮＴユニットに転送される。したがって
Ｌ１信号は、ロックアウト・ゲーテッド回路１５２を介
してＬ１捕捉レジスタ１５４のユニット３０からくるビ
ット位置（とＬ１０ツクアウト・レジスタ１５３の対応
するビット位置）にゲートされる。ＣＬＫＭＡＩＮＴユ
ニット中で、Ｌ１信号は１次検査停止ＳＲＬ対ｉ　ｅ　
ｏ−ｏの４状態コードと比較され、ユニット３０が４つ
の区画のどれのポートになっているかが判定される。適
切な区画停止信号が４つの区画検出回路１５７−１５９
の１つから供給され、レジスタ１７２−１７５中の４つ
の回路板区画マスクの１つを選択する。そのマスクが、
１次実行ゲート・レジスタ１８２に入力され、その結果
、その区画のすべてのユニットのカード実行ゲート信号
が非活動状態になって、選択された区画の動作を同時に
同期して中断させる。

Ｌ１区画限定クロック停止の例を続けると、Ｌｌ誤りが
発生したユニット中のクロック信号は、その誤りがＬ２
誤りとして分類される場合、及び６一 ユニットの禁止レジスタ中のマスクがＬ２検査停止信号
に応答してクロックの中断を妨げない場合には、すでに
停止されている可能性がある。この場合、誤り指示が発
生したユニット中のクロックが、影響を受ける区画中の
他のユニットよりも２マシン・サイクル前に停止されて
いる。

本発明を実施する際、すべてのＳＥＣＭＡＩＮＴユニッ
トとＣＬＫＭＡＩＮＴユニットがプログラミング可能な
ことにより、最高の柔軟性が与えられる。この点に関連
して、第６図、第８図及び第９図に、支援プロセッサか
らのプログラミング入力を示す。支援プロセッサは、通
常のプログラム式デバイスであることが好ましく、その
デバイスは、たとえば、本発明を組み込んだプロセッサ
を初期化し維持する働きをするパーソナル・コンピュー
タＰＳ／２を含むことができる。支援プロセッサはプロ
セッサの初期化を支援し、プロセッサ内で発生する誤り
状態に応答するためのものである。支援プロセッサは、
通常のように、プロセッサの誤動作を特定し訂正する診
断手順を実施することにより、マシン・エラー（及び、
「マシン検査」）から発生する中断に応答するようプロ
グラミングされる。こうした診断を援助するため、本発
明は、誤りが発生した時点で、まず上記の誤り指示の形
のマシン検査条件に応じて、マシン（プロセッサ）の部
分とそれらの動作構成を「凍結する」機能をもつ。

誤動作プロセッサに対する急速な保守アクセスは、検査
エネーブル・レジスタ、マスク・レジスタ及び１次検査
停止ＳＲＬラッチ対を含むアドレス・マツプによって、
支援プロセッサに与えることができる。本発明のこれら
の要素は、支援プロセッサのアドレス可能資源アレイに
含めることができるので、支援プロセッサによって直接
プログラミングできる。こうして支援プロセッサでＬ１
マスク、Ｌ２マスク、Ｌ２３マスク、及び２次検査エネ
ーブル・レジスタ７３（第６図）の検査エネーブル・マ
スクをプログラミングすると好都合である。さらに、支
援プロセッサとＳ　Ｅ　ＣＭＡ　ＩＮＴユニット（第６
図）の禁止レジスタを直接接続すると、Ｌ２禁止パター
ンをプロセッサでプログラミングできるようになる。

ＣＬＫＭＡＩＮＴユニット（第８図と第９図）において
、支援プロセッサに接続すると、区画マスク・レジスタ
１７２−１７５をプログラミングすることによってユニ
ット区画を確立することが可能となる。さらに、各プロ
セッサ・ユニットを、１次検査停止ＳＲＬ対のプログラ
ミングによっである区画に割り当てる。すなわち、たと
えば、ＳＥＣＭＡＩＮＴユニット３５によってサービス
されるプロセッサ・ユニットを、ＳＲＬ対１６〇−〇に
プログラミングされた４状態コードによっである区画に
連結させる。

支援プロセッサは、１次実行ゲート・レジスタ１８２中
で初期クロック実行ゲート・パターンを設定するのにも
使用され、開始信号及び停止信号を制御ブロック１８０
に供給しく第９図）、開始停止マスクをＣＬＫＣＮＴＬ
ユニットの開始停止レジスタにプログラミングする。

支援プロセッサ３００はまた、ロックアウト・レジスタ
８６と１５６及び捕捉レジスタ７２と１５４に入力され
た情報に直接アクセスすることにより、すべてのＳＥＣ
ＭＡＩＮＴユニット及ヒＣＬＫＭＡＩＮＴユニットから
誤り報告情報を受は取るように連結される。本発明から
の情報を読み取り、任意のレベルの誤り指示に応じて従
来の方式で生成される停止信号に応答して、支援プロセ
ッサで実施できる。さらに、支援プロセッサ３００は、
本発明の捕捉レジスタ及びロックアウト・レジスタを繰
り返して走査するようにプログラミングすることもでき
る。

Ｅ１発明の効果 本発明により、複数のユニットを停止しなければならな
い誤りが検出されたときにプロセッサのある区画に対す
るクロック介入を可能にする、マシン動作中の誤り状態
の発生に対する条件付き応答を提供することができ、そ
して、残りのプロセッサ・ユニットに影響を及ぼさずに
誤りに応じて単一ユニットの動作を適時に停止すること
ができる。

【図面の簡単な説明】 第１図は、本発明の好ましい実施例の全体的構成図であ
る。 第２図は、モジュール式構成をもつデータ・プロセッサ
の概略図である。 第３図は、第２図に示すようなモジュール式プロセッサ
用の従来技術の代表的なりロック介入装置の部分構成図
である。 第４Ａ図は、第１図に示したゲーテッド・クロック生成
回路の詳細を示す回路図である。 第４Ｂ図と第４Ｃ図は、それぞれ第４Ａ図のクロック生
成回路がどのように開始し停止するかを示す波形図であ
る。 第５Ａ図と第５Ｂ図は、同期区画クロック停止及び迅速
単一ユニット・クロック停止における第１図の動作シー
ケンスを示す波形図である。 第６図は、第１図の重要なブロックをより詳細に示す構
成図である。 第７図は、第６図に示した回路部分の回路に固有の実施
態様を示す構成図である。 第８図及び第９図は、第１図の重要なブロックをより詳
細に示す構成図である。 第１０図と第１１図は、それぞれ第８図と第９図の回路
に固有の実施態様を示す構成図である。 ３０１４０・・・・カード、３１．４１・・・・２次ク
ロック維持回路、３２．４２・・・・モジュール、３３
・・・・カード誤り検査・収集要素（ＣＥＣＬ）、３５
・・・・カード・レベル検出・記録回路（ＣＬＤＲ）、
３７．４７・・・・ゲーテッド・クロック生成回路（Ｃ
ＫＧＥＮ）　、５０・・・・１次クロック維持要素（Ｃ
ＬＫＭＡＩＮＴ）　、５２・・・・マシン検査収集要素
（ＭＣＨＫＣＯＬ）　、５４・・・・カード区画回路（
ＣＰＡＲＴ）　、５６・・・・カード実行ゲート回路（
ＣＲＮＧＴ）　、５８・・・・１次通信収集回路（ＰＣ
ＯＭＭ　　Ｃ０ＬＬ）。

Claims (1)

1. 【特許請求の範囲】 複数の接続されたユニットを含み、各ユニットがシステ
   ム機能を実行し、ユニット・クロック信号に応答して前
   記システム機能を実行するように接続された複数のモジ
   ュールと、前記モジュールに接続され各モジュールにお
   ける誤りをそれぞれが示す複数の誤り信号を発生する誤
   り決定手段とを含むデータ処理システムであって、 前記誤り決定手段に接続され、前記誤り信号を分類して
   、誤りの種類を示すレベル分類信号を発生する誤り分類
   手段と、 それぞれが前記各ユニットに設けられユニット実行ゲー
   ト信号に応答してユニット・クロック信号を発生する複
   数のクロック実行信号発生手段であって、前記誤り分類
   手段に接続され一方のレベルの分類信号に応答して前記
   クロック実行信号発生手段がユニット・クロック信号を
   発生しないようにする手段を含むものと、 それぞれが少なくとも１個の前記ユニットのグループを
   表わす複数のユニット区画信号を発生する区画手段と、 前記複数のクロック実行信号発生手段に接続され複数の
   ユニット実行ゲート信号を発生する実行ゲート信号発生
   手段であって、前記区画手段及び前記誤り分類手段に接
   続され他方のレベルの分類信号に応答して所定の区画信
   号を選択する第１手段と、前記第１手段に接続され前記
   所定の区画信号に対応するグループのユニットにおける
   クロック実行信号発生手段に対してユニット実行ゲート
   信号を取り消す第２手段とを含むものと、 を備えた前記データ処理システム。