JPH0218580B2 - - Google Patents

Info

Publication number
JPH0218580B2
JPH0218580B2 JP57062437A JP6243782A JPH0218580B2 JP H0218580 B2 JPH0218580 B2 JP H0218580B2 JP 57062437 A JP57062437 A JP 57062437A JP 6243782 A JP6243782 A JP 6243782A JP H0218580 B2 JPH0218580 B2 JP H0218580B2
Authority
JP
Japan
Prior art keywords
pellet
resin
wire
pcb
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57062437A
Other languages
English (en)
Other versions
JPS58180033A (ja
Inventor
Hajime Murakami
Hideki Kosaka
Kazuo Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57062437A priority Critical patent/JPS58180033A/ja
Publication of JPS58180033A publication Critical patent/JPS58180033A/ja
Publication of JPH0218580B2 publication Critical patent/JPH0218580B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明はパツケージの薄型化を促進した半導体
装置およびその製造装置に関するものである。
半導体素子ペレツトを主体とする半導体集積回
路装置（IC）等の半導体装置は、電卓や時計そ
の他の製品に幅広く使用されているが、薄型電卓
や薄型時計のように薄型指向の強い製品では薄型
化の要求が更に強いものとなり、現状の１mm程度
の厚さの半導体装置ではこれらの要求に応じるこ
とは困難である。
例えば、従来の半導体装置、中でも電卓や時計
の基板としてのPCB（プリント回路基板）に直接
半導体素子ペレツトを実装してパツケージを施し
てなる半導体装置は、第１図のようにPCB１の
所定箇所にくぼみ部（凹部）１ａを形成し、この
くぼみ部１ａ内にペレツト２を固着している。そ
して、くぼみ部１ａの周辺にまで延在したリード
３とペレツト２の電極パツドとをワイヤ４にて接
続し、しかる後に、ペレツト２等をボツテイング
したレジン５にてパツケージしているものであ
る。この構成によれば、独立してパツケージを行
なつた半導体装置をPCBに実装するよりも全体
を薄型に形成することができるが、くぼみ部１ａ
におけるPCBの厚さ、ペレツト２の厚さおよび
ワイヤ４のループに伴なうPCB１表面側のレジ
ン５の高さ（厚さ）の各寸法の和がこのパツケー
ジの全体厚さになるために、その薄型化には自か
ら限界がある。特に、ワイヤ４のループ形状はワ
イヤボンダの機構上の理由からその高さを低くす
ることは困難なため、ワイヤループによるPCB
表面側の厚さの低減は殆んど不可能である。
同様なことは、セラミツク封止型又はプラスチ
ツク封止型を使用する通常のパツケージを有する
半導体装置でも生じており、例えば、第２図に示
すようにリードフレーム６のタブ７にペレツト８
を固着する一方、ペレツト８とリードフレーム６
とをワイヤ９にて接続し、その上でペレツト８等
をレジン１０にてモールドしているプラスチツク
封止型の半導体装置では、ワイヤ９のループ高さ
の低減が困難であり、このため全体の厚さの低減
の障害になつている。このような場合（前例の場
合も同じであるが）レジンの厚さを低減させると
ワイヤが露出し或いはワイヤが透けて見える等、
信頼性や外観上の点で好ましくない。また、ワイ
ヤループ高さを低くするためにワイヤループを下
方へ押し潰したりするとワイヤ相互の接触を生じ
て短絡事故を生じる原因となる。
更に前記した各例のいずれもPCBやタブにペ
レツトを固着しているため、ペレツト固着工数が
必要となつて作業工数が比較的に多くなる一方、
PCBやタブとペレツトとの熱膨張率の差によつ
てペレツトクラツクが発生し易いという問題もあ
る。
したがつて、本発明の目的は、半導体装置厚さ
を薄くせしめた構造およびその製造方法を提供す
ることにある。
さらに、本発明の目的は、半導体装置から引き
出されるリード線、すなわちピンの数を多く配設
せしめることに適した封止構造体およびその製造
方法を提供することにある。
本発明に従えば、リード側部材とペレツトとを
電気的接続させるためのボンデイングワイヤにて
懸吊支持させた状態で、パツケージを行なうよう
に構成する。これによつて、ワイヤループの高さ
の低減を可能として装置の薄型化を達成すること
ができる。また、製造工数の低減を図ることがで
きる。さらに、ペレツトとリード部材との接続
は、ワイヤボンデイングによるため、多ピン化を
実現することができる。
本発明の要旨は、電極パツドを有する半導体ペ
レツトと、リードを有する半導体ペレツト保持部
材を有し、一端が前記電極パツドに接続され他端
が前記リードに接続されたボンデイングワイヤを
有する半導体装置において、前記ボンデイングワ
イヤは前記半導体ペレツトを伴つて前記半導体ペ
レツト保持部材表面に対して下方へ引張られた状
態におかれ、前記半導体ペレツトの少なくとも一
部、前記ボンデイングワイヤ及び前記半導体ペレ
ツト保持部材の少なくとも一部はレジンにより固
着保持されており、前記レジンの表面又は裏面の
少なくとも一の面が研摩されていることを特徴と
する半導体装置にある。
以下、本発明の半導体装置について実施例を参
照にして説明する。
第３図は本発明の代表的な実施例であり、特に
リード側部材としてPCB（プリント回路基板）上
に半導体素子ペレツトを組込んだ半導体装置を示
している。即ち、PCB１１は、ガラスエポキシ、
ポリイミド、トリアジン等の材料から成り、薄く
構成されている。その表面には銅箔をエツチング
して作成したプリント回路１２を形成し、種々の
電子部品を実装し得るようにしている。この
PCB１１の裏面には、全体の電子回路のための
他の配線路が銅箔によつて形成されている。ま
た、このPCB１１の一部には、電子回路が集積
回路として形成された半導体ペレツト１３を実装
し得るようにこのペレツト１３の形状に応じてそ
れよりも大きな正方形又は長方形の四角形の打抜
部１４を形成し、この打抜部１４の周辺には、前
記プリント回路１２の一部が接続用のリード１５
群として配列されている。そして、第４図に、そ
の断面図を示すように、前記ペレツト１３はこの
打抜部１４内に配設した上で、その電極パツドと
前記リード１５との間をAl、Auなどの金属の極
細線ワイヤ１６には接続し、しかる後に、ペレツ
ト１３、リード１５群およびワイヤ１６を覆うよ
うにレジン（樹脂）１７にてパツケージする。こ
れによつて、ワイヤ１６によつて接続されたペレ
ツト１３と基板１１とは、レジン封止時に予め懸
吊された位置状態に固着保持される。すなわち、
本発明に従えば、ペレツト１３の表面、つまり、
電極パツドを有する上側の表面は、PCB１１の
表面、すなわち、リード１５群のワイヤ接続部の
表面よりも一段下がつた位置になるように、封止
レジン１７によつて固着保持させられる。
この結果ワイヤ１６はPCB１１表面上に突出
するループ高さが最小に抑えられ、ループを覆う
ように設けたレジン１７のPCB表面側の高さを
格段に低減することができる。一方、PCB１１
の裏側においては、レジン１７はペレツト１３の
側面にまで延在され、ペレツト１３の裏面はレジ
ン１７にて覆つていない。したがつて、PCB１
１裏面側のパツケージ高さはレジンを設けていな
い分だけ低減でき、パツケージの薄型化を更に促
進することができる。
例えば、本実施例のパツケージでは全厚さを
0.5〜0.7mmで構成することが可能になる。
次に、以上に述べた半導体装置の製造方法を説
明する。
先ず、第５図Ａのように、PCB１１をワイヤ
ボンダ１８のステージ１９上に置き、所定の位置
決めを行なつた上でステージ１９上面に開設した
真空吸引孔２０を用いてPCB１１をステージ１
９上に保持させる。次に、ペレツト１３をコレツ
ト（図示されていない）を利用して前記ステージ
１９上にまで搬送し、同様に位置決めを行なつた
後に別系統で形成した真空吸引孔２１を用いて保
持させる。しかる後に、ワイヤボンダ１８のボン
デイングツール（キヤピラリ）２２を作動してペ
レツト１３の電極パツドとPCB１１のリード１
５との間にワイヤ１６を接続する。このワイヤ１
６の接続によりペレツト１３はPCB１１に懸吊
支持され、以後真空吸引孔２０，２１による固持
を解除してPCB１１をステージ１９上に持ち上
げればペレツト１３もPCBに一体的に持ち上げ
られる。
このようにして形成された構体を、次に同図Ｂ
のように中央にくぼみ部（凹部）２３を有するテ
ーブル２４上に載置し、PCB１１を凹部２３周
辺で支持させた状態でプランジヤ２５にてペレツ
ト１３を押し下げる。これによりワイヤ１６はそ
の内端側がペレツト１３と共に下方に引張され、
それまでのワイヤループ形状が崩されてループの
頂点位置が下方へ移動し、PCB１１表面側にお
けるループ高さが低減する。このとき、ペレツト
１３はその裏側の略半分をPCB１１下方へ突出
する程度に押し下げるようにするが、この量は適
宜調整してもよい。２６は真空吸引孔である。
しかる上で、同図Ｃのように、構体をポツテイ
ングステージ２７上に移載し、打抜部１４内にレ
ジン１７をポツテイングする。ポツテイング時に
はステージ２７を介して多少加熱することを要
し、かつポツテイング直後に適宜の平板をレジン
１７上に押し付ければレジンパツケージ上面を平
坦なものにでき、厚さのコントロールを容易に行
なうことができる。
ここで、ペレツト１３やワイヤ１６等をレジン
１７にて被覆する場合に、第６図に示すように構
体の上下にこれを挾むようにモールド型２８，２
９を配設し、上側のモールド型２８の透孔２８ａ
からレジン１７を流入してこれを固める、所謂、
キヤステイング技術により好適なパツケージを得
ることもできる。
なお、前記レジン１７はシリコンレジンを含浸
させて耐湿性の向上を図るようにすることが好ま
しい。
第７図は本発明の他の実施例を示す。本実施例
は大略において前記実施例と構造を同じにしてお
り、１１はPCB、１３はペレツト、１６はペレ
ツト１３とリード１５とを接続するワイヤ、また
１７はこれらをパツケージするためのレジンであ
る。そして、本実施例にあつてはレジン１７の上
面に薄板状のキヤツプ３０を固着している点が前
例とは相違している。このキヤツプ３０は金属材
または黒色エボキシ等の不透光性部材からなり、
レジン１７上面にレジンの接着力によつて固着し
ている。このキヤツプ３０を設けることにより、
キヤツプが黒色エボキシ材料の場合にはペレツト
の耐湿性、耐光性に効果がありかつワイヤの透け
（ワイヤがレジンを透して外部から見えること）
を防止して外観を向上させる一方、キヤツプ３０
が金属の場合にはペレツトの静電対策上有効にな
るという効果が前述のエボキシの効果に加えられ
る。また、このようにキヤツプ３０を設けること
により、レジン１７の上面の平坦化が容易であり
特にパツケージの厚さのコントロールが容易にな
る。
このパツケージ構造の製造に際しては、第８図
に示すように、前例と同様にして形成した構体上
にポツテイングにてレジン１７を滴下した後レジ
ンが硬化する前にキヤツプ３０をレジン１７上に
押し付けるようにすればよい。これにより、キヤ
ツプを所望位置まで押し下げればレジンも押し下
げられてPCB表面側の厚さが決定される。キヤ
ツプ３０はレジン１７により装着されるが、キヤ
ツプとして金属材料を使用する場合には、そのキ
ヤツプの裏面に接着絶縁材料を予めコートしてお
くか、キヤツプの金属材料の表面酸化によつて酸
化被膜層を予め形成しておき、ボンデイングワイ
ヤ相互間のシヨート防止対策を行なうことが望ま
しい。
また、他の方法としては、第９図に示すよう
に、ワイヤボンデイングの完了した構体をステー
ジ３１上に載せてヒータ３２等にて加熱状態にお
く一方、キヤツプ３０には予めその裏面にスクリ
ーン印刷等によつてレジン層１７Ａを形成してお
き、このキヤツプ３０を構体上に被せてレジン１
７Ａを溶融させることによりペレツト１３等をレ
ジンにて覆うようにする方法がある。この方法に
よれば、前述した方法と同様の効果を有すると共
に、ポツテイング時におけるようなレジン重量
（レジン容量）のばらつきが殆んど生じることは
なく、均一なレジンのパツケージ構造を得ること
ができる。また、この方法では構体側の温度管理
が容易であるため常に安定した温度条件でのレジ
ンパツケージが可能であり、歩留の向上を図るこ
とができる。なお、レジンの必要量を変化させた
い場合には、印刷するレジン層の厚さを変えれば
よい。
ここで、第１０図に示すように、第６図に示し
たものと同様の形状のキヤツプ３３を接着剤等に
よつてPCB１１表面に先に接着しておき、しか
る上でキヤツプ３３内に透孔３３ａからレジンを
注入してパツケージを構成するようにしてもよ
い。この構成によれば、キヤツプ３３自身が外力
に強くなるため、ワイヤ１６の外力による変形を
有効に防止することができる。
第１１図は本発明の更に他の実施例を示し、特
に前記第７図の実施例のものを更に薄型化したも
のである。図において、１１はPCB、１３はペ
レツト、１６はペレツト１３とリード１５とを接
続するワイヤ、また１７はこれらをパツケージす
るためのレジン、３０はキヤツプである。この実
施例では第７図と全く同様にしてパツケージを構
成した後に、同図に仮想線にて示すようにペレツ
ト１３の裏面を所定厚さだけ研摩してペレツト１
３の全厚さ、換言すればパツケージの全厚さを低
減している。本例では0.4mmのペレツトを半分の
0.2mmにまで研摩して厚さを低減し、これにりパ
ツケージの全厚さを0.5mm以下にすることが可能
にされている。なお、研摩をペレツトの性能を阻
害しない範囲で進めれば第１２図に示すようにペ
レツト１３の裏面とPCB１１の裏面とを面一に
形成してPCB裏面側へのペレツトの突出をなく
し、外観上やPCB構体の取扱いの点で有利にな
る。
ここで、本例においては第４図に示したような
キヤツプを有しない構成であつてもよい。そし
て、このような構成の場合には、第１３図に示す
製造方法が採用できる。この方法は同図Ａのよう
に、先ずペレツト１３全体をレジン１７Ｂにてパ
ツケージした上で、レジンの表面と裏面とを同図
Ｂのように研摩機３４等によつて平坦に研削して
パツケージの厚さの低減を図るものである。この
とき、レジン裏面の研削と同時にペレツト１３の
裏側を研削することになり、前述と同様にパツケ
ージ全体の厚さの低減を図ることができる。この
場合、上下のレジンを夫々上下に配設した回転研
摩機にて研摩することになるが、このとき、上下
の研摩機の回転方向を互に逆向きにすれば、ペレ
ツト１３には無理な研摩抵抗が影響せず、ペレツ
トを損傷することはない。
ここで、ペレツト裏面の研摩は前述のような機
械的手段にて行なう代りに化学薬品（エツチング
液）を使用した化学的研摩を利用してもよい。更
に機械的な荒削りの後に最終的に化学エツチング
を行なつて更に薄く削り取るようにしてもよい。
このように化学エツチングを行なえばアニール効
果が生じ、ペレツト内に潜在する内部応力を低減
することもできる。
第１４図ないし第１６図は夫々本発明の他の実
施例を示しており、特にPCBの代りにリードフ
レーム、チツプキヤリアを使用し、またパツケー
ジにセラミツクを使用した例である。即ち、第１
４図の実施例はPCBの代りにリードフレーム３
５を使用したものであり、リードフレーム３５の
インナーリード３６とペレツト３７の電極パツド
とをワイヤ３８にて接続してペレツト３７を懸吊
支持し、しかる上でペレツト３７やインナリード
３６、ワイヤ３８をレジン３９にてパツケージし
ている。このパツケージに際しては前記各実施例
の場合と同様に上面を平坦に仕上げ、あるいはキ
ヤツプを使用してレジンの薄型処理を施すように
する。なお、リードフレーム３５の製造およびパ
ツケージ後の切断処理等は従来のリードフレーム
を使用するプロセスと同様に達成できる。本実施
例ではフラツトパツケージの例を示しているが、
デユアルインライン型のパツケージにあつても同
様であり、パツケージ本体部の厚さの低減を図る
ことができる。
第１５図の実施例はPCBの代りにチツプキヤ
リアを使用したもので、特に、ガラスエポキシな
どのエポキシ系材料にて形成したベース４０に銅
箔等にてリード４１を形成する。しかる上で、ベ
ース４０の中央に形成した孔４２内にペレツト４
３を配設してワイヤ４４で接続しかつこれを懸吊
し、しかる上でレジン４５にてパツケージを形成
することにより、極めて薄型のチツプキヤリア型
の半導体装置を得ることができる。なお、この場
合、リード４１は、ベース４０の上表面のみで終
端させてもよく、また、指状にベース４０から突
出させてもよい。
第１６図はセラミツクベース４６とキヤツプ４
７とからなるパツケージ本体と、リードフレーム
４８を用いた構成であり、リードフレーム４８に
ペレツト４９をワイヤ５０にて接続しかつこれを
懸吊支持すると共に、リードフレーム４８のイン
ナリードとペレツト等を覆うように前記ベース４
６とキヤツプ４７とを低融点ガラス５１にて封止
している。この構成によれば、リードフレーム４
８にタブを必要としないので省資材の点で有利と
なるが、厚さの低減には限度があり、それよりも
むしろタブへのペレツト付の工程が省略できるだ
け組立工数の低減に有効となる。
ここで、前記した各実施例において、リード側
部材とペレツトの厚さや縦横の寸法は図示のもの
に限定されるものではなく、更に薄型のリード側
部材やペレツトを使用すれば構成される半導体装
置の薄型化を一層進めることができる。
以上のように本発明の半導体装置によれば、リ
ード側部材にワイヤ接続したペレツトをこのワイ
ヤにて懸吊支持してパツケージを施しているの
で、ペレツトをリード側部材よりも下方に変位さ
せればワイヤを張設状態にしてそのループ高さの
低減を図ることができるようになり、ワイヤルー
プが障害となつていたパツケージの薄型化を可能
にして半導体装置全体の薄型化を達成できる。ま
た、本発明の半導体装置はペレツトとリード側部
材の接続にワイヤを用いてワイヤボンデイング技
術によつて達成されるので、バンプを利用する構
成のものと比較して電極パツドの高密度配置、即
ち多ピン化を促進でき、かつバンプとテープキヤ
リアを併用したものと比較してペレツト寸法の変
化に対する実装のフレキシビリテイが向上でき
る。更に本発明のものではバンプを必要としない
のでコストの低減を図りかつ製造の容易化を図つ
て製造歩留を向上することができるという効果を
奏する。
【図面の簡単な説明】
第１図および第２図は夫々異なる従来の半導体
装置の断面図、第３図は本発明の半導体装置の一
部破断斜視図、第４図はその断面図、第５図Ａ〜
Ｃはこの半導体装置の製造方法を説明するための
工程図、第６図は他の製造方法を説明するための
断面図、第７図は他の実施例の半導体装置の断面
図、第８図および第９図はこの半導体装置の夫々
異なる製造方法を説明するための図、第１０図な
いし第１２図は夫々異なる他の実施例の半導体装
置の断面図、第１３図Ａ，Ｂは更に他の実施例の
半導体装置の製造方法を示す図と完成された構成
図、第１４図および第１５図はリード側部材を
夫々リードフレーム、チツプキヤリアにした実施
例の断面図、第１６図はパツケージにセラミツク
を使用した実施例の断面図である。 １１……PCB、１２……プリント回路、１３
……ペレツト、１４……打抜部、１５……リー
ド、１６……ワイヤ、１７，１７Ａ，１７Ｂ……
レジン、１８……ワイヤボンダ、１９……ステー
ジ、２０，２１……真空吸引孔、２２……ボンデ
イングツール、２５……プランジヤ、２８……上
型、２９……下型、３０……キヤツプ、３３……
キヤツプ、３４……研摩機、３５……リードフレ
ーム、３７……ペレツト、３８……ワイヤ、３９
……レジン、４０……チツプキヤリア、４３……
ペレツト、４４……ワイヤ、４５……レジン、４
６……セラミツクベース、４７……セラミツクキ
ヤツプ、４８……リードフレーム、４９……ペレ
ツト。

Claims (1)

  1. 【特許請求の範囲】 １ 電極パツドを有する半導体ペレツトと、リー
    ドを有する半導体ペレツト保持部材を有し、一端
    が前記電極パツドに接続され他端が前記リードに
    接続されたボンデイングワイヤを有する半導体装
    置において、前記ボンデイングワイヤは前記半導
    体ペレツトを伴つて前記半導体ペレツト保持部材
    表面に対して下方へ引張られた状態におかれ、前
    記半導体ペレツトの少なくとも一部、前記ボンデ
    イングワイヤ及び前記半導体ペレツト保持部材の
    少なくとも一部はレジンにより固着保持されてお
    り、前記レジンの表面又は裏面の少なくとも一の
    面が研摩されていることを特徴とする半導体装
    置。 ２ 前記半導体ペレツト保持部材は、プリント配
    線基板、リードフレーム又はチツプキヤリアのう
    ちのいずれか一つであることを特徴とする特許請
    求の範囲第１項記載の半導体装置。 ３ 前記半導体ペレツトの上部には前記レジンを
    介してキヤツプが固着されていることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。
JP57062437A 1982-04-16 1982-04-16 半導体装置 Granted JPS58180033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57062437A JPS58180033A (ja) 1982-04-16 1982-04-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57062437A JPS58180033A (ja) 1982-04-16 1982-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS58180033A JPS58180033A (ja) 1983-10-21
JPH0218580B2 true JPH0218580B2 (ja) 1990-04-26

Family

ID=13200164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57062437A Granted JPS58180033A (ja) 1982-04-16 1982-04-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS58180033A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134852A (ja) * 1988-11-15 1990-05-23 Nec Corp 樹脂封止型半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554942A (en) * 1978-06-26 1980-01-14 Seiko Epson Corp Semi-conductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554942A (en) * 1978-06-26 1980-01-14 Seiko Epson Corp Semi-conductor package

Also Published As

Publication number Publication date
JPS58180033A (ja) 1983-10-21

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US20050142691A1 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
US20030160317A1 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP2002289769A (ja) 積層型半導体装置およびその製造方法
JP2002222914A (ja) 半導体装置及びその製造方法
CN101171683A (zh) 多芯片模块及制造方法
TW488045B (en) Semiconductor package with dislocated multi-chips
US6713850B1 (en) Tape carrier package structure with dummy pads and dummy leads for package reinforcement
JP2000243887A (ja) 半導体装置とその製造方法
JPH10256470A (ja) 半導体装置
US6031724A (en) IC card and method of manufacturing the same
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP2000243880A (ja) 半導体装置とその製造方法
JPH0218580B2 (ja)
JP3203200B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2824175B2 (ja) 半導体装置及びその製造方法
JP3172472B2 (ja) 半導体装置
JP3495566B2 (ja) 半導体装置
JP3182374B2 (ja) 半導体装置
JP3172471B2 (ja) 半導体装置の製造方法
KR100337456B1 (ko) 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법