JPH02181518A - リングカウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 リングカウンタに関し、 リングカウンタの自動立ち上げおよび誤動作時の自動修
復を行うことを目的とし、 複数のフリップ・フロップが縦続に接続され、クロック
に応答して入力信号が順次シフトされるリングカウンタ
部と、該リングカウンタ部の最終段フリップ・フロップ
の出力を除く、全てのフリップ・フロップの出力を入力
しこれらの入力の値が所定の値を示す時、またはリセッ
ト時、前記リングカウンタ部の最初のフリップ・フロッ
プの入力にカウント開始信号を出力するカウンタ制御部
とを備えた構成にする。

〔産業上の利用分野〕

本発明はリングカウンタに関するものであり、特に、リ
ングカウンタの自動立ち上げおよび誤動作時の自動修復
を行うリングカウンタ回路に関する。

〔従来の技術〕

リングカウンタは種々の分野で種々の回路構成によるも
のが用いられている。

その１例′として、ディジタル無線システムの加入者装
置のスキャン信号発生用のリングカウンタがある。リン
グカウンタはノイズなどにより誤動作するので、その検
出と修復が必要になる。

第４図に従来の、誤動作自動修復機能付きのリングカウ
ンタ回路のブロック図を示す。同図は、リングカウンタ
を構成するシフトレジスタＳＲを４つのブロックに分割
し、それぞれのブロックで誤動作を検出しその修得を行
う修復回路ＲＥＣを設けたものを示す。

第４図の１つのブロックの詳細回路を第５図に示す。第
５図において、リングカウンタを構成する複数のデイレ
−型フリップ・フロップ（ＤＦＦ）が、１つのブロック
内では、直列に接続（縦続）され、これらの出力が修復
回路ＲＥＣに入力されている。これらのＤＦＦは初期時
にクリア信号ＣＬＲにより一旦リセットされ、最初のＤ
ＦＦに「高」レベルのデータ入力ＤＡＴＡ　（前段のリ
ングカウンタ部の最終段のＤＦＦの出力信号）が印加さ
れると、次のＣＬＫの立上りでラッチされる。その出力
が次段のＤＦＦの「高」レベルのデータ入力として出力
される。次段のＤＦＦは次のクロックＣＬＫの立上りで
入力をラッチするが、この時、その前段のＤＦＦのデー
タ入力は「低」レベルであるから、リセットされる。以
下同様にして、各ＤＦＦにおいて、クロック１周期分、
順次ラッチされていく。したがって、この１つのブロッ
クのリングカウンタ部分は、いずれかのＤＦＦの出力が
「高」レベルであるか、全て「低」レベルである。修復
回路ＲＥＣＩ−！ＤＦＦの入力信号が、上記所定のパタ
ーンから外れた場合を検出し、クリア信号を出力し、自
己および他のブロックのＤＦＦをクリアするようにして
いる。各ブロックの最終段のＤＦＦの出力は次のブロッ
クの最初の段のＤＦＦの入力に接続されている。

第４図は相当段数が多いリングカウンタの誤動作の検出
を簡単かつ容易に行うためにブロック分けしている。も
し、１つのブロックのみで上記の動作をさせる場合、第
５図の最終段のＤＦＦの出力を最初の段のＤＦＦの入力
に接続する。すなわち、フリップ・フロップはリング状
に接続される。

〔発明が解決しようとする課題〕

上記した従来のリングカウンタ回路では、リングカウン
タ回路の動作を開始させるために、初期入力データ（カ
ウント開始信号）を印加する回路（図示せず）が別個に
必要になり、回路が複雑になるという問題がある。

ついで、上記リングカウンタ回路は、入力データが設定
されてからでないと、誤動作検出が出来ず、異常検出と
その修復が遅くなるという問題がある。

本発明は、簡単な回路構成で、上述した問題を解決する
ことを目的とする。

〔課題を解決するための手段〕

本発明のリングカウンタ回路の原理ブロックを第１図に
示す。

同図において、リングカウンタ回路は、複数のフリップ
・フロップ１１〜１ｎが縦続（直列）に接続され、クロ
ックＣＬＫに応答して入力信号が順次シフトされるリン
グカウンタ部１を有する。

またリングカウンタ回路は、リングカウンタ部ｌ内の最
終段のフリップ・フロップ１ｎの出力Ｑ、。

を除く、全てのフリップ・フロップ１１〜Ｉｎ−１の出
力Ｑ１〜Ｑ、、を入力しこれらの入力の論理値が所定の
値を示す時、またはリセット時、前記リングカウンタ部
１の最初のフリップ・フロップ１１の入力にカウント開
始信号Ｑ０を出力するカウンタ制御部２とを有する。

最終段のフリップ・フロップ１ｈの出力は最初の段のフ
リップ・フロップ１．には接続されていない。

また、カウンタ制御部２は、カウント開始信号の発生、
ならびに、誤動作検出および自動修復を行うように構成
されている。

〔作　用〕

第２図のタイムチャートを参照して、第１図のリングカ
ウンタ回路の動作を述べる。

リセット信号ＲＥＳＥＴが印加されると、リングカウン
タ部１の全てのフリップ・フロップ１１〜１ｈがリセッ
トされる。このリセット信号ＲＥＳＥＴに応答してカウ
ンタ制御部２から「高」レベルのカウント開始信号Ｑ０
が出力される。このカウント開始信号Ｑ０が次のクロッ
クＣＬＫの立上りでリングカウンタＢ１の最初の役の７
リツプ・７０ツブ１１に取り込まれ、ラッチされる。こ
の最初の段のフリップ・フロップ１、の出力Ｑ１　はク
ロックＣＬＫの１周期分ラッチされる。次のクロックＣ
ＬＫの立上りで最初の段のフリップ・フロップ１１の出
力Ｑ１が次の段のフリップ・フロップ１２に取り込まれ
る。この時、最初の段のフリップ・フロップ１１のデー
タ入力は「低」レベルであるから、最初の段のフリップ
・フロップＩＩはリセットされる。

以下同様に、順次、各フリップ・フロップ内を「高」レ
ベルのデータがシフトされていく。

リングカウンタ部１の最終段のフリップ・フロップ１１
．がラッチした時点で、カウンタ制御部２に入力される
、最終段のフリップ・フロップ１゜の出力Ｑ、、を除く
、全てのフリップ・フロップ１１〜１ｏ−１の出力Ｑ１
〜Ｑ７−１は全て「低」レベルである。この時、カウン
タ制御部２は、最終段のフリップ・フロップ１ｈのラッ
チ動作と並行して、「高」レベルのカウント開始信号Ｑ
０を出力する。

この「高」レベルのカウント開始信号Ｑ０がリングカウ
ンタ部１の最初の役のフリップ・フロップＩＩ　に印加
されて、上記と同様の動作が反復される。これにより、
第１図のリングカウンタ回路は、初期データ入力（カウ
ント開始信号）なしでも、リングカウンタとして機能す
る。

全てのフリップ・フロップ１．〜ｌＴｈ−１の出力Ｑ１
〜Ｑ、、−，が全て「低」レベルであるべきであるのに
も拘らず、たとえば、第２図において、破線で示したよ
うに、ノイズなどでフリップ・フロップ１４の出力Ｑ、
が「高」レベルになったとして場合、カウンタ制御部２
からは「低」レベルのカウント開始信号Ｑ０が出力され
て、リングカウンタ部１は初期状態から再動作する。

一方、フリップ・フロップ１１〜１ｈ−１の出力Ｑ１〜
Ｑ、、、のいずれかが「高」レベルであるべきときに、
ノイズなどで全てのフリップ・フロップ１１〜１゜−１
の出力Ｑ１〜Ｑ、、が「低」レベルになったときには、
上述したように、カウンタ制御部２から「高」レベルの
カウント開始信号Ｑ０が出力されて、リングカウンタ回
路が初期動作に戻る。

以上述べたように、本発明のリングカウンタ回路は、特
別のデータ入力回路なしでもリングカウンタとして動作
し、更に、誤動作などに対して自動修復可能である。

以上の動作は、リセット信号ＲεＳＥＴの印加と同時に
カウンタ制御部２からカウント開始信号Ｑ０が出力され
る場合について述べたが、リセット信号ＲＥＳＢＴによ
り、全ての７リツプ・フロップ１１〜１．かリセットさ
れたのち、フリップ・フロップＩＩ〜１１．の出力Ｑ、
　％Ｑ、、が全て「低」レベルになったことからカウン
タ制御部２から「高」レベルのカウント開始信号Ｑ。を
出力させるようにしてもよい。

上の例は、信号レベルがハイイネーブルの場合について
のべたが、本発明のリングカウンタ回路は、ローイネー
ブルの場合であっても同様に適用可能である。

〔実施例〕

本発明のリングカウンタ回路の１実施例を第３図を参照
して述べる。

第３図のリングカウンタ回路１は、リングカウンタ部１
を複数のＤＦＦｌ＋〜１７で構成し、カウンタ制御部２
を、最終段のＤＦＦｌ、を除く、第１〜（ｎ−１）役の
ＤＦＦ　１１〜１ｎ−Ｉを入力するＮＯＲゲート２１と
、ＮＯＲゲート２１の出力とリセット信号をＯＲするＯ
Ｒゲート２２とから成る。

第３図のリングカウンタ回路の動作を第２図のタイミン
グ図を用いて説明する。

リセット信号ＲＥＳεＴが印加されると、リングカウン
タ部１内のすべてのフリップ・フロップ１１〜ＩＩ、が
いったんリセットされると同時に、ＯＲゲート２２を介
して「高」レベルのカウント開始信号Ｑ０が出力される
。この「高」レベルのカウント開始信号Ｑ０がリングカ
ウンタ部１のフリップ・フロップ１１〜１ｎを順次シフ
トされていく。

リングカウンタ部１のフリップ・フロップ１．〜１７−
Ｉの出力Ｑ、〜Ｑ０−８が全て「低」レベルになると、
カウンタ制御部２から再び、「高」レベルのカウント開
始信号Ｑ０が出力される。以下、同様のシフトカウント
動作が行なわれる。

誤動作が発生した場合のカウンタ制御部２の動作は「作
用」において前述のものと同じである。

尚、ＯＲゲート２２を除去し、初期時のリセット信号Ｒ
ＢＳＢＴによりすぐにカウンタ制御部２からカウント開
始信号を発生させる代りに、フリップ・フロップＩＩ〜
Ｉｎ−１の出力Ｑ、〜Ｑ、−，が全て「低」レベルにな
ることにより、カウンタ制御部２から「高」レベルのカ
ウンタ開始信号Ｑ０を発生させるようにしてもよい。

以上、「高」レベルで動作する場合について述べたが、
「低」レベルで動作させるようにすることができる。こ
の場合、フリップ・フロップ１１〜１．０出力の論理が
反転するから、ＮＯＲゲート２１に代えて、ＡＮＤゲー
トを用いる。

また、第３図においてはリングカウンタ部ｌにＤＦＦを
用いた場合について述べたがＲ−Ｓフリップ・フロップ
を用いるようにしてもよい。

〔発明の効果〕

以上述べたように、本発明によれば、簡単な回路構成で
、カウント開始信号を提供するとともに誤動作を自動的
かつ迅速に修復することができるリングカウンタ回路が
提供できる。

【図面の簡単な説明】

第１図は本発明のリングカウンタ回路のブロック図、 第２図は第１図のリングカウンタ回路の動作を説明する
タイミング図、 第３図は本発明の弁≠舎実施例のリングカウンタ回路の
回路図、 第４図および第５図は従来のリングカウンタ回路を示す
図、である。 （符号の説明） １・・・リングカウンタ部、２・・・カウンタ制御部。

Claims (1)

1. 【特許請求の範囲】 １、複数のフリップ・フロップ（１＿１〜１＿ｎ）が縦
   続に接続され、クロック（ＣＬＫ）に応答して入力信号
   が順次シフトされるリングカウンタ部（１）と、 該リングカウンタ部内の最終段フリップ・フロップの出
   力を除く、全てのフリップ・フロップの出力（Ｑ＿１〜
   Ｑ＿ｎ＿−＿１）を入力しこれらの入力が所定の値を示
   す時、またはリセット時、前記リングカウンタ部の最初
   の段のフリップ・フロップの入力にカウント開始信号（
   Ｑ＿０）を出力するカウンタカウンタ制御部（２）と を備えた、リングカウンタ回路。