JPH02177093A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH02177093A JPH02177093A JP63331711A JP33171188A JPH02177093A JP H02177093 A JPH02177093 A JP H02177093A JP 63331711 A JP63331711 A JP 63331711A JP 33171188 A JP33171188 A JP 33171188A JP H02177093 A JPH02177093 A JP H02177093A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- channel
- transistor
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、不揮発性半導体記憶装置に関し、特に低電圧
で読出可能な電気的にプログラム可能な読出専用メモリ
装置(以下、単にEPROM)の構造に関する。
で読出可能な電気的にプログラム可能な読出専用メモリ
装置(以下、単にEPROM)の構造に関する。
[従来の技術]
従来、この種の不揮発性MO3半導体装置には、第2A
図及至第2B図に示される構造が最も一般的に用いられ
ており、浮遊ゲート6と制御ゲート5が自己整合的に形
成され、浮遊ゲート6の両側か、ソース3およびトレイ
ン4と拡散層の横方内拡がり分オーバーラツプしている
構造である。その書込方法は、前記制御ゲートに正の書
込用電圧を印加すると同時に、正のドレイン電圧を印加
してトレイン4近傍に発生するホットエレクトロンの一
部を浮遊ゲート6に注入することによって行い、消去は
紫外光(U V)を照射することによって、浮遊ゲート
6内の電子を励起させ、5i−5102間のバリヤ高さ
3.2eVを越えるエネルギーを与え、浮遊ゲート6外
へ放出させるごとによって行っている。
図及至第2B図に示される構造が最も一般的に用いられ
ており、浮遊ゲート6と制御ゲート5が自己整合的に形
成され、浮遊ゲート6の両側か、ソース3およびトレイ
ン4と拡散層の横方内拡がり分オーバーラツプしている
構造である。その書込方法は、前記制御ゲートに正の書
込用電圧を印加すると同時に、正のドレイン電圧を印加
してトレイン4近傍に発生するホットエレクトロンの一
部を浮遊ゲート6に注入することによって行い、消去は
紫外光(U V)を照射することによって、浮遊ゲート
6内の電子を励起させ、5i−5102間のバリヤ高さ
3.2eVを越えるエネルギーを与え、浮遊ゲート6外
へ放出させるごとによって行っている。
ところで、前述の構造の場合にはその書込スピードを速
くするためにチャネル領域の濃度を高くしであるので、
通常の読出動作の時には、その高い閾値電圧により、ア
クセス時のセルのオン電流が小さく、従ってアクセス時
間が長くなるという欠点を持っている。これを改善した
構造例として第3図(ISSCC’88 Diges
t 。
くするためにチャネル領域の濃度を高くしであるので、
通常の読出動作の時には、その高い閾値電圧により、ア
クセス時のセルのオン電流が小さく、従ってアクセス時
間が長くなるという欠点を持っている。これを改善した
構造例として第3図(ISSCC’88 Diges
t 。
f technical papersのP、
144〜145に掲載)に示す構造も提案されている。
144〜145に掲載)に示す構造も提案されている。
この構造では書込用と読出用のトランジスタを各々別個
に分けて各々のチャネル領域7,8の濃度に変化を与え
読出用トランジスタの閾値電圧を書込用トランジスタの
それよりも低く設定してアクセス時のオン電流を多くし
高速読出を実現させている。
に分けて各々のチャネル領域7,8の濃度に変化を与え
読出用トランジスタの閾値電圧を書込用トランジスタの
それよりも低く設定してアクセス時のオン電流を多くし
高速読出を実現させている。
[発明が解決しようとする問題点コ
しかし、上述した従来の不揮発性MO5半導体記憶装置
は、特にその読出動作時の電源電圧上、大きな制約を受
ける。すなわち、前述した従来例のE F ROMはい
ずれも書込前後にかかわらず常にエンハンスメント型チ
ャネルの領域で使用され、読出電源電圧(以下、VCC
と称す)は以下の範囲内(1)式で選択、ないしは逆に
あらかしめ求められた使用電源電圧VCCに対してセル
の書込前後の閾値電圧をプロセス1て設定する。
は、特にその読出動作時の電源電圧上、大きな制約を受
ける。すなわち、前述した従来例のE F ROMはい
ずれも書込前後にかかわらず常にエンハンスメント型チ
ャネルの領域で使用され、読出電源電圧(以下、VCC
と称す)は以下の範囲内(1)式で選択、ないしは逆に
あらかしめ求められた使用電源電圧VCCに対してセル
の書込前後の閾値電圧をプロセス1て設定する。
すなわち、VT−を書込前の閾値電圧に対応する電圧と
し、V Tll’を書込後の閾値電圧に対応する電圧と
したとき、 0<VTll”<VCC<VT門”・・・(i)式この
時に、問題となるのは(VCCVTM”)であり、この
差が非常に小さい場合、例えば、VcC=1.5V系で
用いようとする場合には、VTMのを可能な限り小さく
設定する必要がある。この場合、第2A図及至第2B図
に示す従来例において、V Tl1Bを低くずべく基板
濃度を下げるならば、サブスレショルド電流を抑えるた
め、ゲート長も長くせねばならず、書込スピードが規格
(通常1 rn sec以下)を満足できなくなり、実
際上困難である。
し、V Tll’を書込後の閾値電圧に対応する電圧と
したとき、 0<VTll”<VCC<VT門”・・・(i)式この
時に、問題となるのは(VCCVTM”)であり、この
差が非常に小さい場合、例えば、VcC=1.5V系で
用いようとする場合には、VTMのを可能な限り小さく
設定する必要がある。この場合、第2A図及至第2B図
に示す従来例において、V Tl1Bを低くずべく基板
濃度を下げるならば、サブスレショルド電流を抑えるた
め、ゲート長も長くせねばならず、書込スピードが規格
(通常1 rn sec以下)を満足できなくなり、実
際上困難である。
また第3図のような従来例の場合には、書込用トランジ
スタと読出用トランジスタの特性を各々独立に設定でき
るので従来例(第2A図及至第2B図)のような書き込
み特性に支障をきたすことはないが、読み出し用トラン
ジスタの閾値電圧■T11”を下げようとしたとき、こ
の構造の場合選択トランジスタを持っていないので、デ
プレション型にはできない。それ故、VTMi]をエン
ハンスメント領域内で極力小さく、すなわちOVに近づ
けねはセンスアンプを駆動させるに十分なオン電流を得
られない。従って例えば1.5Vを電源電圧として使用
する場合、従来例のようなEPROMでは非常に難しい
ということになる。
スタと読出用トランジスタの特性を各々独立に設定でき
るので従来例(第2A図及至第2B図)のような書き込
み特性に支障をきたすことはないが、読み出し用トラン
ジスタの閾値電圧■T11”を下げようとしたとき、こ
の構造の場合選択トランジスタを持っていないので、デ
プレション型にはできない。それ故、VTMi]をエン
ハンスメント領域内で極力小さく、すなわちOVに近づ
けねはセンスアンプを駆動させるに十分なオン電流を得
られない。従って例えば1.5Vを電源電圧として使用
する場合、従来例のようなEPROMでは非常に難しい
ということになる。
[発明の従来技術に対する相違点コ
上述した従来の不揮発性MO3半導体記憶装置に対し、
本発明はセルを書込読出用トランジスタと読出用トラン
ジスタに分は浮遊ゲートを共有するという点では、第3
図に示す従来例と同じであるが、特に読出用トランジス
タにおいて制御ゲートの一部を浮遊ゲートよりソースま
たはドレイン方向へ延在させて第1ゲート絶縁膜と接し
たゲート電極構造とするとにより、浮遊ゲート下のチャ
ネル領域をデプレション型として読出時のオン電流を十
分確保し、かつ制御ゲートの一部が第1ゲ−ト絶縁膜と
接した所のチャネル領域を読出電源電圧系内でオンする
閾値電圧に設定したエンハンスメント型の選択トランジ
スタ領域とするという相違点を有する。
本発明はセルを書込読出用トランジスタと読出用トラン
ジスタに分は浮遊ゲートを共有するという点では、第3
図に示す従来例と同じであるが、特に読出用トランジス
タにおいて制御ゲートの一部を浮遊ゲートよりソースま
たはドレイン方向へ延在させて第1ゲート絶縁膜と接し
たゲート電極構造とするとにより、浮遊ゲート下のチャ
ネル領域をデプレション型として読出時のオン電流を十
分確保し、かつ制御ゲートの一部が第1ゲ−ト絶縁膜と
接した所のチャネル領域を読出電源電圧系内でオンする
閾値電圧に設定したエンハンスメント型の選択トランジ
スタ領域とするという相違点を有する。
[問題点を解決するための手段]
本発明の要旨は第1導電型半導体基板の表面部に第2導
電型ソース拡散層を共有して相互に並列に配置される1
対のチャネル領域と、該1対のチャネル領域で隔離され
て上記ソース領域の反対側に各々設けられた第2導電型
ドレイン領域を有し、上記半導体基板表面部上に、上記
1対のチャネル領域にわたり同一膜厚を有する第1ゲー
ト絶縁膜を介して両チャネル領域にまたがって設けられ
た多結晶シリコン浮遊ゲート電極と、上記浮遊ゲート−
電極上に第2ゲート絶縁膜を介してチャネル方向と垂直
な方向に延びる多結晶シリコン制御ワード線とを設けた
2つのトランジスタで単位ビットを構成する不揮発性半
導体記憶装置において、上記2つのトランジスタのうち
一方を前記浮遊ゲート電極と制御ゲートワード線をチャ
ネル方向において自己整合的に形成されたゲート電極構
造を持つエンハンスメント型の書込専用トランジスタと
し、他方を制御ゲートの一部が直接第1ゲート絶縁膜に
接してかつ読み出し電源電圧よりも小さい閾値電圧に設
定されたエンハンスメント型の第1チャネル領域と、前
記制御ゲート下に第2ゲート絶縁膜を介して浮遊ゲート
が重なってなるゲート電極を有し、かつデプレション型
である第2チャネル領域を直列に配置してなるトランジ
スタを読出専用トランジスタとして構成したことである
。
電型ソース拡散層を共有して相互に並列に配置される1
対のチャネル領域と、該1対のチャネル領域で隔離され
て上記ソース領域の反対側に各々設けられた第2導電型
ドレイン領域を有し、上記半導体基板表面部上に、上記
1対のチャネル領域にわたり同一膜厚を有する第1ゲー
ト絶縁膜を介して両チャネル領域にまたがって設けられ
た多結晶シリコン浮遊ゲート電極と、上記浮遊ゲート−
電極上に第2ゲート絶縁膜を介してチャネル方向と垂直
な方向に延びる多結晶シリコン制御ワード線とを設けた
2つのトランジスタで単位ビットを構成する不揮発性半
導体記憶装置において、上記2つのトランジスタのうち
一方を前記浮遊ゲート電極と制御ゲートワード線をチャ
ネル方向において自己整合的に形成されたゲート電極構
造を持つエンハンスメント型の書込専用トランジスタと
し、他方を制御ゲートの一部が直接第1ゲート絶縁膜に
接してかつ読み出し電源電圧よりも小さい閾値電圧に設
定されたエンハンスメント型の第1チャネル領域と、前
記制御ゲート下に第2ゲート絶縁膜を介して浮遊ゲート
が重なってなるゲート電極を有し、かつデプレション型
である第2チャネル領域を直列に配置してなるトランジ
スタを読出専用トランジスタとして構成したことである
。
口実施例コ
次に本発明の実施例について図面を参照して説明する。
第1A図及至第1C図は本発明の第1実施例の平面図及
び互いに異なる位置における断面図であり、第1D図は
その等価回路図である。本実施例は読出トランジスタの
構成として、制御ゲート5の一部をドレイン側4へ延在
して、ドレイン4に近い側に一層多結晶シリコンゲート
チャネル領域9を設け、これをこのセルの読出用の選択
トランジスタとし、さらに前記選択トランジスタと直列
に浮遊ケート6を有する二層多結晶とシリコンゲ−1−
チャネル領th!!l!8を設けて、これら両チャネル
領域で読出トランジスタを構成する。一方書込読出用ト
ランジスタは第1A図に示すように前記読出トランジス
タ領域と並行して配置され、浮遊ゲート6は読み出しl
・ランジスタのそれと共有している。この構造を具体的
に使用電源電圧1.5Vで動作させる場合、各々のトラ
ンジスタの閾値電圧の設定は、例えは書き込みトランジ
スタについては書込読出スピードを最適化するために、
通常使用電源電圧1.5V以上の閾値電圧に設定し、読
出トランジスタにおいては前記チャネル領域9は電源電
圧1.5■でオンする。例えば0.5Vに設定する。一
方チャネル領域8については、デプレション型にチャネ
ルドープしておき、VCC=1.5Vの時のチャネル電
流IDSが数百μAとなるように設定する(例えは、第
5図に示すように約200μへのIDSが流れる)。
び互いに異なる位置における断面図であり、第1D図は
その等価回路図である。本実施例は読出トランジスタの
構成として、制御ゲート5の一部をドレイン側4へ延在
して、ドレイン4に近い側に一層多結晶シリコンゲート
チャネル領域9を設け、これをこのセルの読出用の選択
トランジスタとし、さらに前記選択トランジスタと直列
に浮遊ケート6を有する二層多結晶とシリコンゲ−1−
チャネル領th!!l!8を設けて、これら両チャネル
領域で読出トランジスタを構成する。一方書込読出用ト
ランジスタは第1A図に示すように前記読出トランジス
タ領域と並行して配置され、浮遊ゲート6は読み出しl
・ランジスタのそれと共有している。この構造を具体的
に使用電源電圧1.5Vで動作させる場合、各々のトラ
ンジスタの閾値電圧の設定は、例えは書き込みトランジ
スタについては書込読出スピードを最適化するために、
通常使用電源電圧1.5V以上の閾値電圧に設定し、読
出トランジスタにおいては前記チャネル領域9は電源電
圧1.5■でオンする。例えば0.5Vに設定する。一
方チャネル領域8については、デプレション型にチャネ
ルドープしておき、VCC=1.5Vの時のチャネル電
流IDSが数百μAとなるように設定する(例えは、第
5図に示すように約200μへのIDSが流れる)。
次にその書き込み及び読出動作について説明する。書込
読出動作は従来方法と同じく、書込電圧例えは12.5
Vを制御ゲートワード線5に印加した状態て書込読出用
トランジスタのデイジット線10に所定の電圧をパルス
印加することにより浮遊ゲート6にホットエレクトロン
が注入される。
読出動作は従来方法と同じく、書込電圧例えは12.5
Vを制御ゲートワード線5に印加した状態て書込読出用
トランジスタのデイジット線10に所定の電圧をパルス
印加することにより浮遊ゲート6にホットエレクトロン
が注入される。
これにより、負に帯電した浮遊ゲート6は読出トランジ
スタと共有されているため、読出トランジスタからみた
閾値電圧も高くなり、VCC=1゜5vの時IDSも数
μAと減少する。例えば第5図から明らかなように約1
0μAとなる。
スタと共有されているため、読出トランジスタからみた
閾値電圧も高くなり、VCC=1゜5vの時IDSも数
μAと減少する。例えば第5図から明らかなように約1
0μAとなる。
読出動作時においては、第1D図に示すように、Mjj
セルを選択する場合、ワード線Wiおよびデイジット線
Drjを選択することによってMIJのオン電流値を見
て、センスアンプにより、書込読出状態であるか非書込
読出状態であるかを識別する。
セルを選択する場合、ワード線Wiおよびデイジット線
Drjを選択することによってMIJのオン電流値を見
て、センスアンプにより、書込読出状態であるか非書込
読出状態であるかを識別する。
第4A図及至第4B図は本発明の第2実施例の平面図及
び縦断面図である。本実施例は前述の第1実施例と読出
トランジスタ部の構造が異なっており制御ゲート5の一
部の延在方向がソース側3であり、ソース寄りに一層多
結晶シリコンブートチャネル領域9を設け、これをセル
の読出用選択トランジスタとし、浮遊ゲート6の存在す
る二層多結晶シリコンゲートチャネル領域8をトレイン
寄りに、前記選択トランジスタと直列に設けて読出トラ
ンジスタを構成した例である。
び縦断面図である。本実施例は前述の第1実施例と読出
トランジスタ部の構造が異なっており制御ゲート5の一
部の延在方向がソース側3であり、ソース寄りに一層多
結晶シリコンブートチャネル領域9を設け、これをセル
の読出用選択トランジスタとし、浮遊ゲート6の存在す
る二層多結晶シリコンゲートチャネル領域8をトレイン
寄りに、前記選択トランジスタと直列に設けて読出トラ
ンジスタを構成した例である。
この実施例では選択トランジスタがソース側に配置され
るため、制御ゲート電圧が浮遊ゲート6を介さず直接基
板にかかるので、同じ基板濃度に対し第1実施例よりも
同値電圧が若干低くなる。
るため、制御ゲート電圧が浮遊ゲート6を介さず直接基
板にかかるので、同じ基板濃度に対し第1実施例よりも
同値電圧が若干低くなる。
また製造上においても読出トランジスタのドレイン部は
浮遊ゲート多結晶シリコン層を覆せた状態で、制御ゲー
トと自己整合的に形成できるので、ドライエツチングの
際、ドレイン拡散層基板に与えるダメージが小さく、接
合リークを低減できる利点がある。
浮遊ゲート多結晶シリコン層を覆せた状態で、制御ゲー
トと自己整合的に形成できるので、ドライエツチングの
際、ドレイン拡散層基板に与えるダメージが小さく、接
合リークを低減できる利点がある。
[発明の効果コ
以上、説明したように、本発明は単位ビットセルをソー
ス及び浮遊ゲートを共有する書込読出用及び読出用の2
つのトランジスタに分けて構成し、特に読出トランジス
タにおいて、制御ゲートの一部が直接第1ゲート絶縁膜
に接して、かつ読出電源電圧よりも十分小さい閾値電圧
に設定されたエンハンスメント型のチャネル領域9と、
前記制御ゲートの一部の下に第2ゲート絶縁膜を介して
浮遊ゲート6が重なったゲート電極を有し、かつデプレ
ション型であるチャネル領域8を直列に配置した構造に
することにより、書込スピードを遅くすることなく、低
電源電圧系でも読出すことが可能で、しかもデプレショ
ン型であるため、読出時のオン電流が十分大きいため、
アクセススピードも速くすることができる効果がある。
ス及び浮遊ゲートを共有する書込読出用及び読出用の2
つのトランジスタに分けて構成し、特に読出トランジス
タにおいて、制御ゲートの一部が直接第1ゲート絶縁膜
に接して、かつ読出電源電圧よりも十分小さい閾値電圧
に設定されたエンハンスメント型のチャネル領域9と、
前記制御ゲートの一部の下に第2ゲート絶縁膜を介して
浮遊ゲート6が重なったゲート電極を有し、かつデプレ
ション型であるチャネル領域8を直列に配置した構造に
することにより、書込スピードを遅くすることなく、低
電源電圧系でも読出すことが可能で、しかもデプレショ
ン型であるため、読出時のオン電流が十分大きいため、
アクセススピードも速くすることができる効果がある。
第1A図は本発明の第1実施例の平面図、第1B図は第
1A国におけるA−A’線断面図、第1C図は第1A図
におけるB−B’線断面図、第1D図は第1実施例の等
価回路図、第2A図は従来例の平面図、第2B図は第2
A図におけるC−C′線断面図、第3図は2つのl・ラ
ンジスタで単位におけるD−D’線断面図、第5図は本
発明の実施例における読出トランジスタの制御ゲート電
圧とチャネルオン電流との関係を示したグラフである。 1・・・・・・・・・・P型半導体基板、2・・・・・
・・・・・)、イールド絶縁膜、3・・・・・・・・
・・ソースn型拡散層、4・・・・・・・・・・ドレイ
ン(コンタクト)、5・・・・・・・・・・制御ゲート
ワード線、6・・・・・・・・・・浮遊ゲート、 7・・・・・・・・・・書込用Trチャネル領域、8・
・・・・・・・・・読出用Tr二層多結晶シリコンゲー
トチャネル領域、 9・・・・!・・・・・読出用Tr−層多結晶シリコン
ゲートチャネル領域、 10 ・ 11 ・ 12 ・ 13 ・ 14 ・ ・書込用デイジット線、 ・層間絶縁膜、 ・第1ゲート絶縁膜、 ・第2ゲート絶♀ゑ膜、 ・読出用デイジット線。
1A国におけるA−A’線断面図、第1C図は第1A図
におけるB−B’線断面図、第1D図は第1実施例の等
価回路図、第2A図は従来例の平面図、第2B図は第2
A図におけるC−C′線断面図、第3図は2つのl・ラ
ンジスタで単位におけるD−D’線断面図、第5図は本
発明の実施例における読出トランジスタの制御ゲート電
圧とチャネルオン電流との関係を示したグラフである。 1・・・・・・・・・・P型半導体基板、2・・・・・
・・・・・)、イールド絶縁膜、3・・・・・・・・
・・ソースn型拡散層、4・・・・・・・・・・ドレイ
ン(コンタクト)、5・・・・・・・・・・制御ゲート
ワード線、6・・・・・・・・・・浮遊ゲート、 7・・・・・・・・・・書込用Trチャネル領域、8・
・・・・・・・・・読出用Tr二層多結晶シリコンゲー
トチャネル領域、 9・・・・!・・・・・読出用Tr−層多結晶シリコン
ゲートチャネル領域、 10 ・ 11 ・ 12 ・ 13 ・ 14 ・ ・書込用デイジット線、 ・層間絶縁膜、 ・第1ゲート絶縁膜、 ・第2ゲート絶♀ゑ膜、 ・読出用デイジット線。
Claims (1)
- 第1導電型半導体基板の表面部に第2導電型ソース拡散
層を共有して相互に並列に配置される1対のチャネル領
域と、該1対のチャネル領域で隔離されて上記ソース領
域の反対側に各々設けられた第2導電型ドレイン領域を
有し、上記半導体基板表面部上に、上記1対のチャネル
領域にわたり同一膜厚を有する第1ゲート絶縁膜を介し
て両チャネル領域にまたがって設けられた多結晶シリコ
ン浮遊ゲート電極と、上記浮遊ゲート電極上に第2ゲー
ト絶縁膜を介してチャネル方向と垂直な方向に延びる多
結晶シリコン制御ワード線とを設けた2つのトランジス
タで単位ビットを構成する不揮発性半導体記憶装置にお
いて、上記2つのトランジスタのうち一方を前記浮遊ゲ
ート電極と制御ゲートワード線をチャネル方向において
自己整合的に形成されたゲート電極構造を持つエンハン
スメント型の書込専用トランジスタとし、他方を制御ゲ
ートの一部が直接第1ゲート絶縁膜に接してかつ読み出
し電源電圧よりも小さい閾値電圧に設定されたエンハン
スメント型の第1チャネル領域と、前記制御ゲート下に
第2ゲート絶縁膜を介して浮遊ゲートが重なってなるゲ
ート電極を有し、かつデプレション型である第2チャネ
ル領域を直列に配置してなるトランジスタを読出専用ト
ランジスタとして構成したことを特徴とする不揮発性半
導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33171188A JP2580752B2 (ja) | 1988-12-27 | 1988-12-27 | 不揮発性半導体記憶装置 |
US07/457,913 US4982377A (en) | 1988-12-27 | 1989-12-27 | Erasable programmable read only memory device improved in operation speed and in the amount of read out current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33171188A JP2580752B2 (ja) | 1988-12-27 | 1988-12-27 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02177093A true JPH02177093A (ja) | 1990-07-10 |
JP2580752B2 JP2580752B2 (ja) | 1997-02-12 |
Family
ID=18246735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33171188A Expired - Lifetime JP2580752B2 (ja) | 1988-12-27 | 1988-12-27 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4982377A (ja) |
JP (1) | JP2580752B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5239500A (en) * | 1989-09-29 | 1993-08-24 | Centre Suisse D'electronique Et De Microtechnique S.A. | Process of storing analog quantities and device for the implementation thereof |
US5153143A (en) * | 1990-02-26 | 1992-10-06 | Delco Electronics Corporation | Method of manufacturing CMOS integrated circuit with EEPROM |
JP2563683B2 (ja) * | 1990-03-08 | 1996-12-11 | 松下電子工業株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US5225361A (en) * | 1990-03-08 | 1993-07-06 | Matshshita Electronics Coropration | Non-volatile semiconductor memory device and a method for fabricating the same |
JPH04206965A (ja) * | 1990-11-30 | 1992-07-28 | Sony Corp | 不揮発性半導体メモリ |
US5282161A (en) * | 1990-12-31 | 1994-01-25 | Sgs-Thomson Microelectronics S.R.L. | Eeprom cell having a read interface isolated from the write/erase interface |
US5247477A (en) * | 1991-05-31 | 1993-09-21 | Altera Corporation | Method of programming floating gate memory devices aided by potential applied to read channel |
JP2829156B2 (ja) * | 1991-07-25 | 1998-11-25 | 株式会社東芝 | 不揮発性半導体記憶装置の冗長回路 |
US5291439A (en) * | 1991-09-12 | 1994-03-01 | International Business Machines Corporation | Semiconductor memory cell and memory array with inversion layer |
US5331590A (en) * | 1991-10-15 | 1994-07-19 | Lattice Semiconductor Corporation | Single poly EE cell with separate read/write paths and reduced product term coupling |
US5777361A (en) * | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
US7020020B1 (en) * | 2004-09-21 | 2006-03-28 | Atmel Corporation | Low voltage non-volatile memory cells using twin bit line current sensing |
WO2019124356A1 (ja) * | 2017-12-20 | 2019-06-27 | パナソニック・タワージャズセミコンダクター株式会社 | 半導体装置及びその動作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111370A (ja) * | 1982-12-16 | 1984-06-27 | Seiko Instr & Electronics Ltd | 不揮発性半導体メモリ |
JPS59161873A (ja) * | 1983-03-07 | 1984-09-12 | Agency Of Ind Science & Technol | 半導体不揮発性メモリ |
EP0160720B1 (de) * | 1984-05-07 | 1988-01-07 | Deutsche ITT Industries GmbH | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate |
US4868629A (en) * | 1984-05-15 | 1989-09-19 | Waferscale Integration, Inc. | Self-aligned split gate EPROM |
US4683554A (en) * | 1985-09-13 | 1987-07-28 | Ncr Corporation | Direct write nonvolatile memory cells |
JPH07120719B2 (ja) * | 1987-12-02 | 1995-12-20 | 三菱電機株式会社 | 半導体記憶装置 |
-
1988
- 1988-12-27 JP JP33171188A patent/JP2580752B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-27 US US07/457,913 patent/US4982377A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4982377A (en) | 1991-01-01 |
JP2580752B2 (ja) | 1997-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3068291B2 (ja) | 半導体記憶装置 | |
US5079603A (en) | Semiconductor memory device | |
US5153144A (en) | Method of making tunnel EEPROM | |
JP2000200842A (ja) | 不揮発性半導体記憶装置、製造方法および書き込み方法 | |
JP3554666B2 (ja) | 半導体メモリ装置 | |
JPH0685272A (ja) | ソース側注入を使用して書込んだセルを使用する無コンタクト5v高速eprom/フラッシュepromアレイ | |
JP2580752B2 (ja) | 不揮発性半導体記憶装置 | |
US5340760A (en) | Method of manufacturing EEPROM memory device | |
USRE37959E1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US6104057A (en) | Electrically alterable non-volatile semiconductor memory device | |
EP0443515B1 (en) | Nonvolatile semiconductor device | |
US5189497A (en) | Semiconductor memory device | |
JPS63252481A (ja) | 不揮発性半導体メモリ | |
US4577295A (en) | Hybrid E2 cell and related array | |
US5019881A (en) | Nonvolatile semiconductor memory component | |
JP2969659B2 (ja) | 不揮発性半導体記憶装置 | |
US5604142A (en) | Method of making an EPROM with peripheral transistor | |
JP2679389B2 (ja) | 不揮発性半導体記憶セルのデータ消去方法 | |
JPH01278781A (ja) | 不揮発性半導体記憶装置 | |
JP3210373B2 (ja) | 不揮発性半導体記憶装置 | |
JPS62183161A (ja) | 半導体集積回路装置 | |
US20120236649A1 (en) | Hot carrier programming of nand flash memory | |
JPS63199464A (ja) | 不揮発性半導体記憶装置 | |
JP2000138300A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2602244B2 (ja) | 半導体記憶装置 |