JPH0217306Y2 - - Google Patents
Info
- Publication number
- JPH0217306Y2 JPH0217306Y2 JP17881982U JP17881982U JPH0217306Y2 JP H0217306 Y2 JPH0217306 Y2 JP H0217306Y2 JP 17881982 U JP17881982 U JP 17881982U JP 17881982 U JP17881982 U JP 17881982U JP H0217306 Y2 JPH0217306 Y2 JP H0217306Y2
- Authority
- JP
- Japan
- Prior art keywords
- digital converter
- analog
- voltage
- power supply
- load cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005303 weighing Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案は正負の二電源でロードセルが励磁さ
れ、このロードセル出力を比例変換型のアナロ
グ・デジタル変換器を介してデジタル変換する電
子式計重機に関する。
れ、このロードセル出力を比例変換型のアナロ
グ・デジタル変換器を介してデジタル変換する電
子式計重機に関する。
従来、正の単一電源でロードセルを励磁するも
のでは、電源変動に伴う計重デジタル信号の誤差
を補償するために、ロードセル励磁電源からアナ
ログ・デジタル変換器のリフアレンス入力端子に
印加するリフアレンス電圧が作られている。正負
の二電源でロードセルを励磁するものでは、正の
電源の変動分と負の電源の変動分とが前記リフア
レンス電圧に表われるように、例えば平衡差動入
力回路を介してリフアレンス入力端子に印加する
必要がある。このように正の電源の変動分と負の
電源の変動分とがリフアレンス電圧に表われるよ
うに変換することは煩わしく、構成が複雑になる
のが現状である。
のでは、電源変動に伴う計重デジタル信号の誤差
を補償するために、ロードセル励磁電源からアナ
ログ・デジタル変換器のリフアレンス入力端子に
印加するリフアレンス電圧が作られている。正負
の二電源でロードセルを励磁するものでは、正の
電源の変動分と負の電源の変動分とが前記リフア
レンス電圧に表われるように、例えば平衡差動入
力回路を介してリフアレンス入力端子に印加する
必要がある。このように正の電源の変動分と負の
電源の変動分とがリフアレンス電圧に表われるよ
うに変換することは煩わしく、構成が複雑になる
のが現状である。
そこで本考案は、二電源でロードセルが励磁さ
れる電子式計重機において、構成簡単にして正の
電源の変動分と負の電源の変動分とを補償したデ
ジタル変換を実施できる電子式計重機を提供する
ことを目的とする。
れる電子式計重機において、構成簡単にして正の
電源の変動分と負の電源の変動分とを補償したデ
ジタル変換を実施できる電子式計重機を提供する
ことを目的とする。
本考案の電子式計重機は、ロードセルを正の電
源の出力電圧＋Ｖと負の電源の出力電圧−Ｖとの
直列電圧±Ｖで励磁すると共に、リフアレンス入
力が差動入力となつたアナログ・デジタル変換器
の被変換入力に前記ロードセルの出力電圧を直接
または増幅器を介して印加し、アナログ・デジタ
ル変換器の前記リフアレンス入力には、前記直列
電圧±Ｖを抵抗分割してその分割抵抗の端子電圧
を印加し、前記アナログ・デジタル変換器の出力
から計重デジタル信号を得ることを特徴とする。
源の出力電圧＋Ｖと負の電源の出力電圧−Ｖとの
直列電圧±Ｖで励磁すると共に、リフアレンス入
力が差動入力となつたアナログ・デジタル変換器
の被変換入力に前記ロードセルの出力電圧を直接
または増幅器を介して印加し、アナログ・デジタ
ル変換器の前記リフアレンス入力には、前記直列
電圧±Ｖを抵抗分割してその分割抵抗の端子電圧
を印加し、前記アナログ・デジタル変換器の出力
から計重デジタル信号を得ることを特徴とする。
以下、本考案の実施例を図面に基づいて説明す
る。
る。
１は商用電源電圧を降圧する電源トランス、
２，３は正の電源と負の電源で、それぞれ電源ト
ランス１の二次巻線４，５に接続されたダイオー
ドブリツジ６，７と平滑コンデンサ８，９および
電圧レギユレータ１０，１１とから構成されてい
る。なお、ここでは電圧レギユレータ１０，１１
の出力電圧を、それぞれ＋Ｖ，−Ｖとする。１２
はブリツジバランス型のロードセルで、励磁電源
端子がそれぞれ＋Ｖ，−Ｖに接続されている。１
３はリフアレンス入力が差動入力のアナログ・デ
ジタル変換器で、正のリフアレンス入力端子
Vref（＋）と負のリフアレンス入力端子Vref（−）
との間の電位差をVrefとし、正の被変換入力端
子Vin（＋）と負のリフアレンス入力端子Vin（−）
との間の電位差をVinとした場合、出力DOUTに
は、DOUT＝ｋ・Vin／Vrefのデジタル出力が発生
する。但し、ｋは分解能で、アナログ・デジタル
変換器１３によつて決定される定数である。な
お、このような差動入力のアナログ・デジタル変
換器１３は、例えばINTERSIL社からICL7135の
形番で供給されているものを挙げることができ
る。
２，３は正の電源と負の電源で、それぞれ電源ト
ランス１の二次巻線４，５に接続されたダイオー
ドブリツジ６，７と平滑コンデンサ８，９および
電圧レギユレータ１０，１１とから構成されてい
る。なお、ここでは電圧レギユレータ１０，１１
の出力電圧を、それぞれ＋Ｖ，−Ｖとする。１２
はブリツジバランス型のロードセルで、励磁電源
端子がそれぞれ＋Ｖ，−Ｖに接続されている。１
３はリフアレンス入力が差動入力のアナログ・デ
ジタル変換器で、正のリフアレンス入力端子
Vref（＋）と負のリフアレンス入力端子Vref（−）
との間の電位差をVrefとし、正の被変換入力端
子Vin（＋）と負のリフアレンス入力端子Vin（−）
との間の電位差をVinとした場合、出力DOUTに
は、DOUT＝ｋ・Vin／Vrefのデジタル出力が発生
する。但し、ｋは分解能で、アナログ・デジタル
変換器１３によつて決定される定数である。な
お、このような差動入力のアナログ・デジタル変
換器１３は、例えばINTERSIL社からICL7135の
形番で供給されているものを挙げることができ
る。
また、第１図において、１４，１５，１６は±
Ｖを分割する抵抗で、抵抗１５の端子電圧が前記
アナログ・デジタル変換器１３の正のリフアレン
ス入力端子Vref（＋）と負のリフアレンス入力端
子Vref（−）との間にVrefとして印加されてい
る。
Ｖを分割する抵抗で、抵抗１５の端子電圧が前記
アナログ・デジタル変換器１３の正のリフアレン
ス入力端子Vref（＋）と負のリフアレンス入力端
子Vref（−）との間にVrefとして印加されてい
る。
更に、第１図ではロードセル１２の出力電圧が
直接にアナログ・デジタル変換器１３の正の被変
換入力端子Vin（＋）と負の被変換入力端子Vin
（−）との間にVinとして印加されており、計重
デジタル信号としての出力DOUTは重量表示装置１
７を介して重量値として表示される。
直接にアナログ・デジタル変換器１３の正の被変
換入力端子Vin（＋）と負の被変換入力端子Vin
（−）との間にVinとして印加されており、計重
デジタル信号としての出力DOUTは重量表示装置１
７を介して重量値として表示される。
このように、アナログ・デジタル変換器１３と
してリフアレンス入力が差動入力型のものを使用
したため、±Ｖを抵抗１４，１５，１６で分割し
て抵抗１５の端子電圧をVrefとするだけで、ア
ナログ・デジタル変換器１３は電源電圧の変動に
伴つて発生するデジタル変換誤差を補償すること
ができる。
してリフアレンス入力が差動入力型のものを使用
したため、±Ｖを抵抗１４，１５，１６で分割し
て抵抗１５の端子電圧をVrefとするだけで、ア
ナログ・デジタル変換器１３は電源電圧の変動に
伴つて発生するデジタル変換誤差を補償すること
ができる。
上記実施例では、ロードセル１２の出力電圧を
直接にアナログ・デジタル変換器１３の被変換入
力端子に印加したが、これは第２図に示すよう
に、増幅器１８を介して入力した場合も同様であ
る。
直接にアナログ・デジタル変換器１３の被変換入
力端子に印加したが、これは第２図に示すよう
に、増幅器１８を介して入力した場合も同様であ
る。
以上説明のように本考案の電子式計重機による
と、アナログ・デジタル変換器としてリフアレン
ス入力が差動入力型のものを使用したため、アナ
ログ・デジタル変換器の外部では正の電源の出力
電圧＋Ｖと負の電源の出力電圧−Ｖとの直列電圧
±Ｖを抵抗分割して与えるだけで、電源電圧の変
動に伴う計重デジタル信号の変動を補償すること
ができるものである。
と、アナログ・デジタル変換器としてリフアレン
ス入力が差動入力型のものを使用したため、アナ
ログ・デジタル変換器の外部では正の電源の出力
電圧＋Ｖと負の電源の出力電圧−Ｖとの直列電圧
±Ｖを抵抗分割して与えるだけで、電源電圧の変
動に伴う計重デジタル信号の変動を補償すること
ができるものである。
第１図は本考案の電子式計重機の一実施例の構
成図、第２図は他の実施例の要部構成図である。 ２……正の電源、３……負の電源、１２……ロ
ードセル、１３……アナログ・デジタル変換器、
１４，１５，１６……抵抗。
成図、第２図は他の実施例の要部構成図である。 ２……正の電源、３……負の電源、１２……ロ
ードセル、１３……アナログ・デジタル変換器、
１４，１５，１６……抵抗。
Claims (1)
- ロードセルを正の電源の出力電圧＋Ｖと負の電
源の出力電圧−Ｖとの直列電圧±Ｖで励磁すると
共に、リフアレンス入力が差動入力となつたアナ
ログ・デジタル変換器の被変換入力に前記ロード
セルの出力電圧を直接または増幅器を介して印加
し、アナログ・デジタル変換器の前記リフアレン
ス入力には、前記直列電圧±Ｖを抵抗分割してそ
の分割抵抗の端子電圧を印加し、前記アナログ・
デジタル変換器の出力から計重デジタル信号を得
る電子式計重機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17881982U JPS5982823U (ja) | 1982-11-25 | 1982-11-25 | 電子式計重機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17881982U JPS5982823U (ja) | 1982-11-25 | 1982-11-25 | 電子式計重機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5982823U JPS5982823U (ja) | 1984-06-04 |
| JPH0217306Y2 true JPH0217306Y2 (ja) | 1990-05-15 |
Family
ID=30388136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17881982U Granted JPS5982823U (ja) | 1982-11-25 | 1982-11-25 | 電子式計重機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982823U (ja) |
-
1982
- 1982-11-25 JP JP17881982U patent/JPS5982823U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5982823U (ja) | 1984-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0015253B1 (en) | A transducer for sensing a variable parameter and for converting a so-obtained analog signal to a digital signal | |
| JPH0217306Y2 (ja) | ||
| US4562523A (en) | Power supply | |
| GB2046453A (en) | Selective current-mirror rectifying circuit with zero correction | |
| JPH0547006B2 (ja) | ||
| US5952855A (en) | Circuit with multiple output voltages for multiple analog to digital converters | |
| JP2698489B2 (ja) | 電力量計 | |
| JPH0338761Y2 (ja) | ||
| JPS5825717A (ja) | Ａｄ変換器 | |
| JPS6339613Y2 (ja) | ||
| SU1381327A1 (ru) | Тензопреобразователь | |
| JP3130625B2 (ja) | 電圧昇圧回路を内蔵したロードセル | |
| SU1336047A1 (ru) | Аналоговый интегратор переменного напр жени | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 | |
| SU1476319A1 (ru) | Электронные весы | |
| JP3629327B2 (ja) | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 | |
| JP3500548B2 (ja) | 電源回路 | |
| JPH0120648Y2 (ja) | ||
| JPH0122398Y2 (ja) | ||
| JPH019237Y2 (ja) | ||
| JPH0619388B2 (ja) | 複合構成による磁気変調形アンペアタ−ン比較器 | |
| SU1354212A1 (ru) | Устройство дл выделени модул (его варианты) | |
| SU1531014A1 (ru) | Линейный выпр митель | |
| JPS62135775A (ja) | 差電圧測定回路 |