JPH02170648A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPH02170648A JPH02170648A JP63324206A JP32420688A JPH02170648A JP H02170648 A JPH02170648 A JP H02170648A JP 63324206 A JP63324206 A JP 63324206A JP 32420688 A JP32420688 A JP 32420688A JP H02170648 A JPH02170648 A JP H02170648A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- signal
- phase synchronization
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 241001655798 Taku Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、人力Ｐ Ｓ Ｋ （Ｐｈａｓｅ ５ｈｉｆｔ
ＫｃｙｉＢ）信号から再生した搬送波に基づき同期復
調を行う復調回路の同期検出を行う同期検出回路に関す
る。
ＫｃｙｉＢ）信号から再生した搬送波に基づき同期復
調を行う復調回路の同期検出を行う同期検出回路に関す
る。
〈従来の技術）
第３図は復調回路の構成を示す、この復調回路は、電圧
制御発振器（ＶＣＯ）１３と、入力端子１に印加される
ＰＳＫ信号をＶＣｏｌ ３の出力信号によって直交検波
する直交復調器（狭義の復調回路ということになる）１
１と、直交復調器１１の２系列の出力信号間の位相差を
検出しその位相差に応じた制御電圧をＶＣ０１３へ出力
する位相検出・フィルタ回路１２とを備え、以上の要素
によって形成されるキャリアルーズの作用によってＶＣ
０１３が搬送波周波数信号を再生出力し、直交復調器１
１が前記２系列の出力信号を復調信号として出力端子２
と同３へ送出する。従って、この復調回路は搬送波再生
の観点からは搬送波再生回路と呼べるものであり、正し
くは広義の復調回路と称すべきものであると言える。
制御発振器（ＶＣＯ）１３と、入力端子１に印加される
ＰＳＫ信号をＶＣｏｌ ３の出力信号によって直交検波
する直交復調器（狭義の復調回路ということになる）１
１と、直交復調器１１の２系列の出力信号間の位相差を
検出しその位相差に応じた制御電圧をＶＣ０１３へ出力
する位相検出・フィルタ回路１２とを備え、以上の要素
によって形成されるキャリアルーズの作用によってＶＣ
０１３が搬送波周波数信号を再生出力し、直交復調器１
１が前記２系列の出力信号を復調信号として出力端子２
と同３へ送出する。従って、この復調回路は搬送波再生
の観点からは搬送波再生回路と呼べるものであり、正し
くは広義の復調回路と称すべきものであると言える。
ところで、この復調回路では、入力ＰＳＫ信号の周波数
範囲がキャリアルーズのロックレンジ以内であればいわ
ゆるロック状態（正規ロック：同期状態）となり、再生
搬送波が入力ＰＳＫ信号の周波数と一致した状態を保持
するように安定的に制御される。しかし、入力ＰＳＫ信
号の周波数範囲がロックレンジよりも広くなりその差周
波数Δｆがｆｓ／Ｎ（ｆｓは信号速度、Ｎは正の整数）
の関係になると、再生搬送波は入力ＰＳＫ信号の周波数
と等しくなく本来同期引き込みの過程にあるにも拘らず
その状態で安定化してしまう、即ち擬似ロック状態とな
ることがある。
範囲がキャリアルーズのロックレンジ以内であればいわ
ゆるロック状態（正規ロック：同期状態）となり、再生
搬送波が入力ＰＳＫ信号の周波数と一致した状態を保持
するように安定的に制御される。しかし、入力ＰＳＫ信
号の周波数範囲がロックレンジよりも広くなりその差周
波数Δｆがｆｓ／Ｎ（ｆｓは信号速度、Ｎは正の整数）
の関係になると、再生搬送波は入力ＰＳＫ信号の周波数
と等しくなく本来同期引き込みの過程にあるにも拘らず
その状態で安定化してしまう、即ち擬似ロック状態とな
ることがある。
そこで、従来では、復調回路が正規ロック状態にあるの
か擬似ロック状態にあるのかの判定を図外の制御回路が
復調信号に基づき行い、ＶＣＯ１３を制御する。即ち、
擬似ロック状態にあるときはその擬似ロック状態を解除
して周波数掃引を続行させ、正規ロック状悪にあること
が確認できたとき周波数挿引を停止させるようにしてい
る。
か擬似ロック状態にあるのかの判定を図外の制御回路が
復調信号に基づき行い、ＶＣＯ１３を制御する。即ち、
擬似ロック状態にあるときはその擬似ロック状態を解除
して周波数掃引を続行させ、正規ロック状悪にあること
が確認できたとき周波数挿引を停止させるようにしてい
る。
（発明が解決しようとする課題）
しかしながら、前述した従来の同期検出方式にあっては
、全周波数範囲（例えば１つの無線回線）において予想
される全ての位相状態を判定対象とし例えば符号誤り率
の適否によって正規ロックが擬似ロックかを判断するよ
うにしているので、同期の確立に長時間を要し、迅速性
に欠けるという問題がある。
、全周波数範囲（例えば１つの無線回線）において予想
される全ての位相状態を判定対象とし例えば符号誤り率
の適否によって正規ロックが擬似ロックかを判断するよ
うにしているので、同期の確立に長時間を要し、迅速性
に欠けるという問題がある。
本発明は、このような問題に鑑みなされたもので、その
目的は、位相同期の早期の確立を可能とし迅速な復調動
作を可能にする同期検出回路を提供することにある。
目的は、位相同期の早期の確立を可能とし迅速な復調動
作を可能にする同期検出回路を提供することにある。
（課題を解決するための手段）
前記目的を達成するために、本発明の同期検出回路は次
の如き構成を有する。
の如き構成を有する。
即ち、本発明の同期検出回路は、入力ＰＳＫ信号から再
生した搬送波に基づき同期復調を行う復調回路の出力信
号を受けて信号電力対雑音電力比（Ｓ／Ｎ）を検出し、
その検出したＳ／Ｎ値のうち予め設定された周波数範囲
内でのＳ／Ｎ値から位相同期状態を判定する位相同期判
定回路と；前記位相同期判定回路からの判定信号を受け
て前記復調回路において再生される搬送波の周波数の発
生態様を制御する制御回路と； を備えたことを特徴と
するものである。
生した搬送波に基づき同期復調を行う復調回路の出力信
号を受けて信号電力対雑音電力比（Ｓ／Ｎ）を検出し、
その検出したＳ／Ｎ値のうち予め設定された周波数範囲
内でのＳ／Ｎ値から位相同期状態を判定する位相同期判
定回路と；前記位相同期判定回路からの判定信号を受け
て前記復調回路において再生される搬送波の周波数の発
生態様を制御する制御回路と； を備えたことを特徴と
するものである。
（作 用）
次に、前記の如く構成される本発明の同期検出回路の作
用を説明する。
用を説明する。
第２図は、復調回路の入力における１ビット当りのエネ
ルギー（Ｅ、）と雑音電力密度（Ｎ ｏ）の比（Ｅ ｂ
／ Ｎ ｏ）と出力におけるＳ／Ｎ（ｄｓ）の関係をシ
ミュレーションによって計算した結果得られた特性図で
ある。この第２図から明らかな通り、正規ロック時（Δ
ｆ＝０）のＳ／Ｎ値は擬似ロック時（Δｆ ＝０．１２
５．０．２５．０．５）および非同期状！’ｉ！（アン
ロック時）のＳ／Ｎ値よりも十分に大きな値となってい
ることが理解できる。
ルギー（Ｅ、）と雑音電力密度（Ｎ ｏ）の比（Ｅ ｂ
／ Ｎ ｏ）と出力におけるＳ／Ｎ（ｄｓ）の関係をシ
ミュレーションによって計算した結果得られた特性図で
ある。この第２図から明らかな通り、正規ロック時（Δ
ｆ＝０）のＳ／Ｎ値は擬似ロック時（Δｆ ＝０．１２
５．０．２５．０．５）および非同期状！’ｉ！（アン
ロック時）のＳ／Ｎ値よりも十分に大きな値となってい
ることが理解できる。
そこで、位相同期判定回路では、復調回路の出力信号の
Ｓ／Ｎを検出し、その検出したＳ／Ｎ値のうち予め設定
された周波数範囲内、例えばロックレンジ内でのＳ／Ｎ
値から位相同期状態を判定する。即ち、そのＳ／Ｎ値が
所定値以上であれば「同期」と判定し、以下であれば「
非同期」と判定する。
Ｓ／Ｎを検出し、その検出したＳ／Ｎ値のうち予め設定
された周波数範囲内、例えばロックレンジ内でのＳ／Ｎ
値から位相同期状態を判定する。即ち、そのＳ／Ｎ値が
所定値以上であれば「同期」と判定し、以下であれば「
非同期」と判定する。
その結果、制御回路では、判定信号が「非同期Ｊであれ
ば、復調回路において再生される搬送波の周波数を変更
させ、判定信号が「同期」を示すように誘導する。
ば、復調回路において再生される搬送波の周波数を変更
させ、判定信号が「同期」を示すように誘導する。
要するに、本発明の同期検出回路によれば、従来の如く
符号誤り率の算定等という煩雑な手続を経ることなく、
Ｓ／Ｎ値の判定という簡単な手法によることとしなので
、簡便かつ迅速に正規ロック状態を判定でき、位相同期
の早期の確立を可能とし、復調回路に迅速に復調動作を
行わせることが可能となる。
符号誤り率の算定等という煩雑な手続を経ることなく、
Ｓ／Ｎ値の判定という簡単な手法によることとしなので
、簡便かつ迅速に正規ロック状態を判定でき、位相同期
の早期の確立を可能とし、復調回路に迅速に復調動作を
行わせることが可能となる。
（実 施 例）
以下、本発明の実施例を図面を参照ｊ−で説明する。
第１図は本発明の一実施例に係る同期検出回路の構成お
よびその適用例を示す。この同期検出回路は、第３図に
示したのと同様な復調回路ｌｏについてその同期状態を
検出するものであって、復調回路１０の２系列の出力信
号を入力信号とする位相同期判定回路１４と、この位相
同期判定回路１４の出力に基づきＶＣ０１３を制御する
制御回路１５とで構成される。
よびその適用例を示す。この同期検出回路は、第３図に
示したのと同様な復調回路ｌｏについてその同期状態を
検出するものであって、復調回路１０の２系列の出力信
号を入力信号とする位相同期判定回路１４と、この位相
同期判定回路１４の出力に基づきＶＣ０１３を制御する
制御回路１５とで構成される。
復調回路１０の各種状態における出力信号のＳ／Ｎは、
前記第２図に示す通りであり、このＳ／Ｎから正規ロッ
ク状Ｒ（Δｆ＝０）とそれ以外の状態は識別可能である
。しかも、識別する周波数範囲を制限すれば、明確に区
別できることが理解できる。
前記第２図に示す通りであり、このＳ／Ｎから正規ロッ
ク状Ｒ（Δｆ＝０）とそれ以外の状態は識別可能である
。しかも、識別する周波数範囲を制限すれば、明確に区
別できることが理解できる。
そこで、位相同期判定回路１４では、復調回路の出力信
号のＳ／Ｎを検出し、その検出したＳ／Ｎ （ａのうち
予め設定された周波数範囲内、例えばロックレンジ内で
のＳ／Ｎ値から位相同期状態を判定する。即ち、そのＳ
／Ｎ値が所定値以上であれば「同期」と判定し、以下で
あれば「非同期」と判定する。
号のＳ／Ｎを検出し、その検出したＳ／Ｎ （ａのうち
予め設定された周波数範囲内、例えばロックレンジ内で
のＳ／Ｎ値から位相同期状態を判定する。即ち、そのＳ
／Ｎ値が所定値以上であれば「同期」と判定し、以下で
あれば「非同期」と判定する。
そして、制御回路１５では、判定信号が「非同期」であ
れば、ＶＣ０１３を制御してその発振周波数を変更させ
、判定信号が「同期」を示すように誘導し、つまり正規
ロック点を探索し、判定信号が「同期」となったら■Ｃ
○１３に一定周波数で動作させるようにする。
れば、ＶＣ０１３を制御してその発振周波数を変更させ
、判定信号が「同期」を示すように誘導し、つまり正規
ロック点を探索し、判定信号が「同期」となったら■Ｃ
○１３に一定周波数で動作させるようにする。
斯くして、効率良く正規ロック点が探索でき、速やかに
位相同期が確立することになる。
位相同期が確立することになる。
（発明の効果）
以上説明したように、本発明の同期検出回路によれば、
所定周波数範囲内におけるＳ／Ｎ値から位相同期状態を
判定するようにしたので、簡便かつ迅速に正規ロック状
態を判定でき、位相同期の早期の確立を可能とし、復調
回路に迅速に復調動作を行わせることが可能となる効果
がある。
所定周波数範囲内におけるＳ／Ｎ値から位相同期状態を
判定するようにしたので、簡便かつ迅速に正規ロック状
態を判定でき、位相同期の早期の確立を可能とし、復調
回路に迅速に復調動作を行わせることが可能となる効果
がある。
第１区は本発明の一実施例に係る同期検出回路およびそ
の適用復調回路の構成ブロック図、第２図は正規ロック
時および各種擬似ロック時でのＳ／Ｎの特性比較図、第
３図は復調回路の構成ブロック図である。 １・・・・・・入力端子、 ２．３・・・・・・出力端
子、１０・・・・・・復調回路、 １４・・・・・・位
相同期判定回路、１５・・・・・・制御回路。 代理人 弁理士 八 幡 義 博 水宅明り司ルリを皮回Ｒ−０」引用イ列察 ｌ 図 促鋼回路■（ＬべΔ刈 享 、３ 図 正規ロッグ４ｉｖ４−巖擬楓ロツク収憇でのＳ／Ｎ直察
２ 図
の適用復調回路の構成ブロック図、第２図は正規ロック
時および各種擬似ロック時でのＳ／Ｎの特性比較図、第
３図は復調回路の構成ブロック図である。 １・・・・・・入力端子、 ２．３・・・・・・出力端
子、１０・・・・・・復調回路、 １４・・・・・・位
相同期判定回路、１５・・・・・・制御回路。 代理人 弁理士 八 幡 義 博 水宅明り司ルリを皮回Ｒ−０」引用イ列察 ｌ 図 促鋼回路■（ＬべΔ刈 享 、３ 図 正規ロッグ４ｉｖ４−巖擬楓ロツク収憇でのＳ／Ｎ直察
２ 図
Claims (1)
- 入力ＰＳＫ信号から再生した搬送波に基づき同期復調を
行う復調回路の出力信号を受けて信号電力対雑音電力比
（Ｓ／Ｎ）を検出し、その検出したＳ／Ｎ値のうち予め
設定された周波数範囲内でのＳ／Ｎ値から位相同期状態
を判定する位相同期判定回路と；前記位相同期判定回路
からの判定信号を受けて前記復調回路において再生され
る搬送波の周波数の発生態様を制御する制御回路と；を
備えたことを特徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324206A JPH02170648A (ja) | 1988-12-22 | 1988-12-22 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324206A JPH02170648A (ja) | 1988-12-22 | 1988-12-22 | 同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170648A true JPH02170648A (ja) | 1990-07-02 |
Family
ID=18163240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324206A Pending JPH02170648A (ja) | 1988-12-22 | 1988-12-22 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114427A (ja) * | 2009-11-25 | 2011-06-09 | Sharp Corp | テレビ放送受信装置、テレビ放送受信装置の制御方法、制御プログラムおよびこれを記録した記録媒体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128257A (en) * | 1977-04-15 | 1978-11-09 | Nec Corp | Artificial lead-in evasion circuit for reference carrier reproduction circuit |
-
1988
- 1988-12-22 JP JP63324206A patent/JPH02170648A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128257A (en) * | 1977-04-15 | 1978-11-09 | Nec Corp | Artificial lead-in evasion circuit for reference carrier reproduction circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114427A (ja) * | 2009-11-25 | 2011-06-09 | Sharp Corp | テレビ放送受信装置、テレビ放送受信装置の制御方法、制御プログラムおよびこれを記録した記録媒体 |
| US8483640B2 (en) | 2009-11-25 | 2013-07-09 | Sharp Kabushiki Kaisha | Television broadcast receiving apparatus, control method and control program for television broadcast receiving apparatus, and recording medium having the control program recorded thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63286043A (ja) | 復調装置 | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| JP2766267B2 (ja) | 位相同期回路 | |
| JPH02170648A (ja) | 同期検出回路 | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| US4891824A (en) | Muting control circuit | |
| JPH11146028A (ja) | 搬送波再生回路 | |
| KR200286621Y1 (ko) | 반송파 주파수 복구 회로 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP2541009B2 (ja) | 復調器制御回路 | |
| JPH0453467B2 (ja) | ||
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPS63178642A (ja) | 搬送波抽出回路 | |
| JPH03198554A (ja) | 搬送波再生用位相同期検出回路 | |
| JPH0365819A (ja) | 自動周波数制御回路 | |
| KR100613755B1 (ko) | 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법 | |
| JPS63107304A (ja) | 位相同期ル−プ型角度復調器の位相判定回路 | |
| JPH0530098B2 (ja) | ||
| JPH05167629A (ja) | 疑似ロック検出回路 | |
| JPS58162156A (ja) | 搬送波非同期検出回路 | |
| JPH0774628A (ja) | Ｐｌｌ回路 | |
| JPH08130468A (ja) | 位相同期回路 | |
| JPH0131823B2 (ja) | ||
| JPH11308205A (ja) | クロック信号抽出回路及びそれを用いたｐｃｍ信号復調回路 |