JPH02170445A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH02170445A JPH02170445A JP32402888A JP32402888A JPH02170445A JP H02170445 A JPH02170445 A JP H02170445A JP 32402888 A JP32402888 A JP 32402888A JP 32402888 A JP32402888 A JP 32402888A JP H02170445 A JPH02170445 A JP H02170445A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- mounting
- pressure
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 abstract description 3
- 230000035882 stress Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910004337 Ti-Ni Inorganic materials 0.000 description 1
- 229910011209 Ti—Ni Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体素子の実装方法に関するものである。
［従来の技術］
バンプを介して半導体素子と基板を接続するギヤングボ
ンディング法としては、熱圧着法や加圧圧接法が知られ
ている。第３図及び第４図はそれぞれ加圧圧接法の一例
を示すもので、基ｉｔ上に形成された導体パターン２と
半導体素子３に形成されたバンプ４とをバネ等の圧接具
５を介して接合するのであるが、かかる実装においては
、圧接具５を装着するための加圧装置が不可欠で、かか
る加圧装置は、高い精度が要求されるため高価であり、
設備費が高くなるという欠点があった。また、加圧時に
半導体素子３に機械的ストレスが加わるという欠点があ
った。さらに、圧接のみ行なうため、樹脂封止して防水
することができなかった。
ンディング法としては、熱圧着法や加圧圧接法が知られ
ている。第３図及び第４図はそれぞれ加圧圧接法の一例
を示すもので、基ｉｔ上に形成された導体パターン２と
半導体素子３に形成されたバンプ４とをバネ等の圧接具
５を介して接合するのであるが、かかる実装においては
、圧接具５を装着するための加圧装置が不可欠で、かか
る加圧装置は、高い精度が要求されるため高価であり、
設備費が高くなるという欠点があった。また、加圧時に
半導体素子３に機械的ストレスが加わるという欠点があ
った。さらに、圧接のみ行なうため、樹脂封止して防水
することができなかった。
［発明が解決しようとする課題］
本発明は上記欠点に鑑みなされたもので、その目的とす
るところは、半導体素子と基板との圧接が加圧装置を用
いることなく行え、且つ、・封止も可能な実装方法を提
供するにある。
るところは、半導体素子と基板との圧接が加圧装置を用
いることなく行え、且つ、・封止も可能な実装方法を提
供するにある。
［課題を解決するための手段〕
本発明は上記課題を解決するため、半導体素子と、表面
に導体パターンが形成された基板とをバンプを介して接
合して成る半導体素子の実装において、前記基板上の所
定位置に半導体素子を位置決めして搭載すると共に、形
状記憶合金で形成された圧接具を高温下で拡形した状態
で装着し、しかる後圧接具を冷却し、圧接具の復帰応力
により半導体素子に荷重を加え、半導体素子−バンプ−
基板の電気的コンタクトを得るようにしたことを特徴と
する。
に導体パターンが形成された基板とをバンプを介して接
合して成る半導体素子の実装において、前記基板上の所
定位置に半導体素子を位置決めして搭載すると共に、形
状記憶合金で形成された圧接具を高温下で拡形した状態
で装着し、しかる後圧接具を冷却し、圧接具の復帰応力
により半導体素子に荷重を加え、半導体素子−バンプ−
基板の電気的コンタクトを得るようにしたことを特徴と
する。
［実施例］
第１図は本発明の一実施例を示すもので、表面に導体パ
ターン２が形成された基板ｌ上の所定位置に、バンプ４
を有する半導体素子３を位置決めして搭載し、この上か
ら形状記憶合金で形成された圧接具としての封止用キャ
ップ６を高温下で拡形した状態で装着する。その後、封
止用キャップ６を冷却することにより、その元の形状に
戻ろうとする応力（復帰応力）により、半導体素子３に
荷重をかけ、半導体素子３−バンプ４一基板１の電気的
コンタクトを得ると共に、キャンプ６内の気密性を保持
する。
ターン２が形成された基板ｌ上の所定位置に、バンプ４
を有する半導体素子３を位置決めして搭載し、この上か
ら形状記憶合金で形成された圧接具としての封止用キャ
ップ６を高温下で拡形した状態で装着する。その後、封
止用キャップ６を冷却することにより、その元の形状に
戻ろうとする応力（復帰応力）により、半導体素子３に
荷重をかけ、半導体素子３−バンプ４一基板１の電気的
コンタクトを得ると共に、キャンプ６内の気密性を保持
する。
なお、本実施例においては、半導体素子３と封止用キャ
ップ６の間に、弾力性を有する非導電性のシート材７が
介在されているが無くてもよい。
ップ６の間に、弾力性を有する非導電性のシート材７が
介在されているが無くてもよい。
また、前記キャップ６は、装着が容易な程度に高温下で
拡形すればよい。さらに、用いる形状記憶合金の転移温
度は半導体素子３に影響を与えず、かつ、半導体素子３
に熱的ストレスが加わると考えられる温度よりも高いも
のを選択すればよい。
拡形すればよい。さらに、用いる形状記憶合金の転移温
度は半導体素子３に影響を与えず、かつ、半導体素子３
に熱的ストレスが加わると考えられる温度よりも高いも
のを選択すればよい。
かかる形状記憶合金はＴｉ−Ｎｉ系、Ｃｕ−Ｚｎ−Ｘ系
、Ｃｕ−Ａｌ−３ｔ系等から任意のものを選択する。
、Ｃｕ−Ａｌ−３ｔ系等から任意のものを選択する。
次に、第２図は本発明の異なる実施例を示すもので、表
面に導体パターン２が形成された基板Ｉ上の所定位置に
、バンプ４を有する半導体素子３を位置決めして搭載し
、この上から封止用キャップ８をかぶせ、その封止用キ
ャップ８と基板１間を弾力性を有する接着剤９等で接着
し、この状態で、形状記憶合金で形成された圧接具とし
てのクリップ１０を高温下で拡形した状態で装着する。
面に導体パターン２が形成された基板Ｉ上の所定位置に
、バンプ４を有する半導体素子３を位置決めして搭載し
、この上から封止用キャップ８をかぶせ、その封止用キ
ャップ８と基板１間を弾力性を有する接着剤９等で接着
し、この状態で、形状記憶合金で形成された圧接具とし
てのクリップ１０を高温下で拡形した状態で装着する。
その後、冷却することにより、その元の形状に戻ろうと
する応力（復帰応力）により、半導体素子３に荷重をか
け、半導体素子３−バンプ４一基板１の電気的コンタク
トを得る。従って、本実施例によれば、封止用キャップ
８の封止と電気的コンタクトが同時に行える。なお、半
導体素子３と封止用キャップ８０間に、ゴムシート１１
または接着剤等を介在させてもよい。
する応力（復帰応力）により、半導体素子３に荷重をか
け、半導体素子３−バンプ４一基板１の電気的コンタク
トを得る。従って、本実施例によれば、封止用キャップ
８の封止と電気的コンタクトが同時に行える。なお、半
導体素子３と封止用キャップ８０間に、ゴムシート１１
または接着剤等を介在させてもよい。
なお、本発明は前記各実施例に１９定されるものではな
く、例えば、バンプ４は基ｉ ｉ ｔｉｌ＋に形成して
もよく、また、バンプ材料は金が好ましいが、他の合金
でもよい。
く、例えば、バンプ４は基ｉ ｉ ｔｉｌ＋に形成して
もよく、また、バンプ材料は金が好ましいが、他の合金
でもよい。
［発明の効果］
本発明は上記のように構成したことにより、下記のよう
な効果を奏する。
な効果を奏する。
■ 半導体素子の接合と封止が同時に行え、工程の合理
化が図れる。
化が図れる。
■ 精度の高い加圧装置を必要としないため、低コスト
化が図れる。また、接合時に半導体素子に機械的ストレ
スがかからないので、素子の信頼性が向上する。
化が図れる。また、接合時に半導体素子に機械的ストレ
スがかからないので、素子の信頼性が向上する。
■ バンプー基板間は圧接されているため、ヒートサイ
クルのような熱的ストレスによる半導体素子と基板の膨
張差により、バンプが基板上のパターン上を摺動し、基
板や素子に応力がかからない構造となり、信頼性が向上
する。
クルのような熱的ストレスによる半導体素子と基板の膨
張差により、バンプが基板上のパターン上を摺動し、基
板や素子に応力がかからない構造となり、信頼性が向上
する。
第１図は本発明の一実施例を示す断面図、第２図は本発
明の異なる実施例を示す断面図、第３図及び第４図はそ
れぞれ従来例を示す断面図である。 ｌ・・・基板、２・・・導体パターン、３・・・半導体
素子、４・・・バンプ、６．１０・・・圧接具。
明の異なる実施例を示す断面図、第３図及び第４図はそ
れぞれ従来例を示す断面図である。 ｌ・・・基板、２・・・導体パターン、３・・・半導体
素子、４・・・バンプ、６．１０・・・圧接具。
Claims (3)
- （１）半導体素子と、表面に導体パターンが形成された
基板とをバンプを介して接合して成る半導体素子の実装
において、前記基板上の所定位置に半導体素子を位置決
めして搭載すると共に、形状記憶合金で形成された圧接
具を高温下で拡形した状態で装着し、しかる後圧接具を
冷却し、圧接具の復帰応力により半導体素子に荷重を加
え、半導体素子−バンプ−基板の電気的コンタクトを得
るようにしたことを特徴とする半導体素子の実装方法。 - （２）前記圧接具が封止用キャップである請求項１記載
の半導体素子の実装方法。 - （３）前記圧接具と半導体素子間に封止用キャップを介
在させた請求項１記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402888A JPH02170445A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32402888A JPH02170445A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170445A true JPH02170445A (ja) | 1990-07-02 |
Family
ID=18161345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32402888A Pending JPH02170445A (ja) | 1988-12-22 | 1988-12-22 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240597A (ja) * | 1994-02-28 | 1995-09-12 | Nec Corp | 表面実装部品の調整取付装置 |
| JP2015056466A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電子部品およびその実装方法 |
-
1988
- 1988-12-22 JP JP32402888A patent/JPH02170445A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240597A (ja) * | 1994-02-28 | 1995-09-12 | Nec Corp | 表面実装部品の調整取付装置 |
| JP2015056466A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電子部品およびその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525545A (en) | Semiconductor chip assemblies and components with pressure contact | |
| US5528462A (en) | Direct chip connection using demountable flip chip package | |
| CN101939832A (zh) | 热机械的倒焊芯片的模片焊接 | |
| JPH08274124A (ja) | 樹脂封止型半導体装置 | |
| GB1389542A (en) | Methods of securing a semiconductor body to a support | |
| JPH02170445A (ja) | 半導体素子の実装方法 | |
| US6887777B2 (en) | Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JPH02135762A (ja) | 半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPS6386530A (ja) | 半導体装置の製造方法 | |
| JPH03160751A (ja) | 半導体装置 | |
| JPH0526747Y2 (ja) | ||
| JP3494048B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP3341885B2 (ja) | 半導体装置の製造方法 | |
| GB2274021A (en) | A Method of mounting a semi-conductor chip in a holder by mechanical clamping | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| JPS63287026A (ja) | 半導体集積回路素子実装方法 | |
| EP0343379A3 (en) | Thin film package for mixed bonding of a chip | |
| JPH04369846A (ja) | 半導体装置の実装方法 | |
| JPS63160351A (ja) | Ｉｃチップの実装方法 |