JP3341885B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3341885B2 JP3341885B2 JP31674997A JP31674997A JP3341885B2 JP 3341885 B2 JP3341885 B2 JP 3341885B2 JP 31674997 A JP31674997 A JP 31674997A JP 31674997 A JP31674997 A JP 31674997A JP 3341885 B2 JP3341885 B2 JP 3341885B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protruding
- semiconductor element
- semiconductor device
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子を基
板上に搭載したり、半導体素子同士を接続した半導体装
置の製造方法に関するものである。
板上に搭載したり、半導体素子同士を接続した半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】現在、マルチメディア機器や、携帯用等
の通信機器には非常に多くの半導体が使用されている
が、これらに使用される半導体素子はどれも、小型で軽
量の実装方法で搭載されることが望まれている。このた
め、実装方式として最も小型軽量を実現できるフリップ
チップ方式が多く用いられている。
の通信機器には非常に多くの半導体が使用されている
が、これらに使用される半導体素子はどれも、小型で軽
量の実装方法で搭載されることが望まれている。このた
め、実装方式として最も小型軽量を実現できるフリップ
チップ方式が多く用いられている。
【０００３】以下のこのフリップチップ方式の代表的な
一例を図２を用いて説明する。まず図２（ａ）に示すよ
うにＡｌ電極３２上に突起電極（バンプ）３３が形成さ
れた半導体素子３１と、それを搭載しようとする基板３
４とを向かい合わせて配置する。この基板３４上には当
然ながら突起電極３３に対応した位置に接続用電極３５
を有している。次に（ｂ）に示すように基板３４に紫外
線で硬化する絶縁性樹脂３６を塗布する。突起電極３３
と接続用電極３５とを位置合わせした状態で、（ｃ）に
示すように半導体素子３１の裏面より加圧治具３７で加
圧して突起電極３３を接続用電極３５に押し付けてい
く。この時、その間に介在している絶縁性樹脂３６は加
圧とともに徐々に周辺に押しやられていく。加圧ととも
に突起電極３３は塑性変形を起こして変形しすべてのば
らつきを吸収したのち、接続用電極３５にすべて押し付
けられた状態となる。この時の加圧は常温で行うため、
すべての突起電極３３が変形して電気的なコンタクトを
接続用電極３５との間で得るには、かなり大きな荷重が
必要となる。突起電極３３の大きさが30μｍφで約30〜
80ｇ／電極もの荷重が必要となる。その後（ｄ）に示す
ように半導体素子３１の周辺に押し出された絶縁性樹脂
３６に紫外線３８を照射させて硬化させる。次に（ｅ）
に示すように加圧を解除して完成する。
一例を図２を用いて説明する。まず図２（ａ）に示すよ
うにＡｌ電極３２上に突起電極（バンプ）３３が形成さ
れた半導体素子３１と、それを搭載しようとする基板３
４とを向かい合わせて配置する。この基板３４上には当
然ながら突起電極３３に対応した位置に接続用電極３５
を有している。次に（ｂ）に示すように基板３４に紫外
線で硬化する絶縁性樹脂３６を塗布する。突起電極３３
と接続用電極３５とを位置合わせした状態で、（ｃ）に
示すように半導体素子３１の裏面より加圧治具３７で加
圧して突起電極３３を接続用電極３５に押し付けてい
く。この時、その間に介在している絶縁性樹脂３６は加
圧とともに徐々に周辺に押しやられていく。加圧ととも
に突起電極３３は塑性変形を起こして変形しすべてのば
らつきを吸収したのち、接続用電極３５にすべて押し付
けられた状態となる。この時の加圧は常温で行うため、
すべての突起電極３３が変形して電気的なコンタクトを
接続用電極３５との間で得るには、かなり大きな荷重が
必要となる。突起電極３３の大きさが30μｍφで約30〜
80ｇ／電極もの荷重が必要となる。その後（ｄ）に示す
ように半導体素子３１の周辺に押し出された絶縁性樹脂
３６に紫外線３８を照射させて硬化させる。次に（ｅ）
に示すように加圧を解除して完成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
方法では以下に示すような課題がある。 （１）半導体素子３１上に形成されている突起電極３３
は一般的には電解めっきで形成されている。しかし電解
めっきで形成する場合、バリヤメタルを一方の電極とし
て行われる。この時めっき用の電極は、ウエハの周辺の
数箇所から取られるが電界集中の問題や、バリヤメタル
の抵抗の問題でウエハ内で形成される突起電極３３のば
らつきを避けることができない。
方法では以下に示すような課題がある。 （１）半導体素子３１上に形成されている突起電極３３
は一般的には電解めっきで形成されている。しかし電解
めっきで形成する場合、バリヤメタルを一方の電極とし
て行われる。この時めっき用の電極は、ウエハの周辺の
数箇所から取られるが電界集中の問題や、バリヤメタル
の抵抗の問題でウエハ内で形成される突起電極３３のば
らつきを避けることができない。
【０００５】この突起電極のばらつきは接合時に大きな
影響を与える。以下図３を用いて説明する。高さばらつ
きを有した突起電極３３を基板３４の接続用電極３５に
接続する際、まず高さが一番高い突起電極４１が接続用
電極３５に当たる。他の高さの低い突起電極４２が接続
用電極３５に当たるまで高さの高い突起電極４１は塑性
変形を起こしていく。この時高さの高い突起電極４１に
過剰の荷重が加わることになる。この現象は多ピンの半
導体素子を接続する場合さらに顕著な課題としてあげら
れる。たとえば300 ピンの半導体素子を用いる場合、１
電極あたり50ｇの接続荷重が必要であるとするとトータ
ル荷重としては15ｋｇの荷重が必要になり更に過剰の荷
重が１電極に加わることになり接続自体が極めて困難な
状態になる。 （２）また、最近では半導体素子自体の小型化および高
速化が図られるようになっており、現在半導体素子の周
辺に形成されている電極が、素子が形成されている面の
任意の場所から取り出されるようになってきている。こ
の場合電極の下部にはトランジスタ等の実素子が形成さ
れることとなる。このような構造になると上記（１）に
記したような現象はますます接合に関する課題となって
くる。すなわち素子に荷重による影響を与えることなく
低い接続荷重でつないでいく必要がある。
影響を与える。以下図３を用いて説明する。高さばらつ
きを有した突起電極３３を基板３４の接続用電極３５に
接続する際、まず高さが一番高い突起電極４１が接続用
電極３５に当たる。他の高さの低い突起電極４２が接続
用電極３５に当たるまで高さの高い突起電極４１は塑性
変形を起こしていく。この時高さの高い突起電極４１に
過剰の荷重が加わることになる。この現象は多ピンの半
導体素子を接続する場合さらに顕著な課題としてあげら
れる。たとえば300 ピンの半導体素子を用いる場合、１
電極あたり50ｇの接続荷重が必要であるとするとトータ
ル荷重としては15ｋｇの荷重が必要になり更に過剰の荷
重が１電極に加わることになり接続自体が極めて困難な
状態になる。 （２）また、最近では半導体素子自体の小型化および高
速化が図られるようになっており、現在半導体素子の周
辺に形成されている電極が、素子が形成されている面の
任意の場所から取り出されるようになってきている。こ
の場合電極の下部にはトランジスタ等の実素子が形成さ
れることとなる。このような構造になると上記（１）に
記したような現象はますます接合に関する課題となって
くる。すなわち素子に荷重による影響を与えることなく
低い接続荷重でつないでいく必要がある。
【０００６】したがって、この発明の目的は、突起電極
の高さのばらつきを吸収し、低い接続荷重で突起電極を
接続することができる半導体装置の製造方法を提供する
ことである。
の高さのばらつきを吸収し、低い接続荷重で突起電極を
接続することができる半導体装置の製造方法を提供する
ことである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、半導体素子の電極と半導体素子が接続
される被接続体の接続用電極とを突起電極を介して接合
する工程を含む半導体装置の製造方法であって、 半導体
素子の電極および被接続体の接続用電極の少なくともい
ずれか一方に突起電極を形成する工程と、半導体素子お
よび被接続体を合わせたときの半導体素子の電極と被接
続体の接続用電極を含む領域に絶縁性樹脂を塗布する工
程と、突起電極の融点より低い温度で突起電極を有する
半導体素子または被接続体を加熱した状態で突起電極を
これに対向する電極に加圧状態で接触させ、絶縁性樹脂
を半導体素子の周辺に押出す接触工程と、突起電極がす
べてこれに対向する電極に接触した状態で突起電極の融
点以上に突起電極を有する半導体素子または被接続体を
加熱し、突起電極とこれに対向する電極とを金属的に接
合させる接合工程と、半導体素子の周辺部に押し出され
た絶縁性樹脂だけを仮硬化し、加圧解除後に本硬化する
工程を含むものである。
置の製造方法は、半導体素子の電極と半導体素子が接続
される被接続体の接続用電極とを突起電極を介して接合
する工程を含む半導体装置の製造方法であって、 半導体
素子の電極および被接続体の接続用電極の少なくともい
ずれか一方に突起電極を形成する工程と、半導体素子お
よび被接続体を合わせたときの半導体素子の電極と被接
続体の接続用電極を含む領域に絶縁性樹脂を塗布する工
程と、突起電極の融点より低い温度で突起電極を有する
半導体素子または被接続体を加熱した状態で突起電極を
これに対向する電極に加圧状態で接触させ、絶縁性樹脂
を半導体素子の周辺に押出す接触工程と、突起電極がす
べてこれに対向する電極に接触した状態で突起電極の融
点以上に突起電極を有する半導体素子または被接続体を
加熱し、突起電極とこれに対向する電極とを金属的に接
合させる接合工程と、半導体素子の周辺部に押し出され
た絶縁性樹脂だけを仮硬化し、加圧解除後に本硬化する
工程を含むものである。
【０００８】請求項１記載の半導体装置の製造方法によ
れば、突起電極の接触工程で突起電極を融点より低い状
態で加熱するため、突起電極の高さのばらつきを十分に
接合時に吸収することが可能となり、かつ接合工程で突
起電極を融点以上の温度に加熱するため、信頼性の高い
接合を得ることができる。また、ばらつきを吸収するプ
ロセスを低荷重で行うことが可能なため、多ピンのＬＳ
Ｉにも信頼性高く接合することができる。また、エリア
状に配置された電極を有するＬＳＩに対しても、電極下
部に形成された素子にダメージを与えることなく接合す
ることが可能となる。
れば、突起電極の接触工程で突起電極を融点より低い状
態で加熱するため、突起電極の高さのばらつきを十分に
接合時に吸収することが可能となり、かつ接合工程で突
起電極を融点以上の温度に加熱するため、信頼性の高い
接合を得ることができる。また、ばらつきを吸収するプ
ロセスを低荷重で行うことが可能なため、多ピンのＬＳ
Ｉにも信頼性高く接合することができる。また、エリア
状に配置された電極を有するＬＳＩに対しても、電極下
部に形成された素子にダメージを与えることなく接合す
ることが可能となる。
【０００９】
【００１０】
【００１１】
【００１２】
【発明の実施の形態】この発明の一実施の形態の半導体
装置の製造方法を図１を用いて説明する。工程的には従
来技術で説明したように、突起電極３３を半導体素子３
１のＡｌ電極３２に形成し、基板３４の接続用電極３５
を対向した図２（ａ）から、絶縁性樹脂３６を基板３４
に塗布する同図（ｂ）までは従来技術と同様である。以
下図２（ｂ）以降について説明する。突起電極３３と接
続用電極３５を位置合わせした状態で、まず図１（ａ）
に示すように加熱された加圧治具１０で半導体素子３１
の裏面より加圧する。ここでは突起電極３３には共晶は
んだを用いた。この共晶はんだの融点は183 ℃であるの
で、ここでは加圧治具１０の加熱温度は150 ℃とした。
このように突起電極３３を融点に近い低い温度で加熱し
た状態で加圧すると、硬度が柔らかくなっているために
変形させるのに必要な荷重が極めて小さくてすむ。この
場合は常温による変形の約１／３の荷重で簡単に変形さ
せることができる。これによって突起電極３３のすべて
を基板３４の接続用電極３５に押し付ける。このとき間
に介在していた絶縁性樹脂３６は従来技術と同様に周辺
部分に押しやられた状態となる。150 ℃の加熱では突起
電極３３は柔らかくなっているものの溶融しているわけ
ではないので絶縁性樹脂３６を周辺に押し広げるには十
分な硬度を有している。次に（ｂ）に示すように突起電
極３３が接続用電極３５にすべて押し当てられた状態で
加圧治具１０の温度を突起電極３３に用いている半田の
融点以上に上昇させ、突起電極３３と接続用電極３５を
金属的に接合させてしまう。この時の温度としては230
℃と設定し、加熱時間は10ｓｅｃとした。この時融点以
下の温度および融点以上の温度のコントロールはパルス
加熱方式でたとえば連続的に制御した。その後、加熱を
止めて周辺部にはみ出した絶縁性樹脂３６に紫外線３８
を照射して硬化させた。これは実施の形態における本硬
化前の仮硬化である。その後（ｃ）に示すように加圧を
解除して完成する。
装置の製造方法を図１を用いて説明する。工程的には従
来技術で説明したように、突起電極３３を半導体素子３
１のＡｌ電極３２に形成し、基板３４の接続用電極３５
を対向した図２（ａ）から、絶縁性樹脂３６を基板３４
に塗布する同図（ｂ）までは従来技術と同様である。以
下図２（ｂ）以降について説明する。突起電極３３と接
続用電極３５を位置合わせした状態で、まず図１（ａ）
に示すように加熱された加圧治具１０で半導体素子３１
の裏面より加圧する。ここでは突起電極３３には共晶は
んだを用いた。この共晶はんだの融点は183 ℃であるの
で、ここでは加圧治具１０の加熱温度は150 ℃とした。
このように突起電極３３を融点に近い低い温度で加熱し
た状態で加圧すると、硬度が柔らかくなっているために
変形させるのに必要な荷重が極めて小さくてすむ。この
場合は常温による変形の約１／３の荷重で簡単に変形さ
せることができる。これによって突起電極３３のすべて
を基板３４の接続用電極３５に押し付ける。このとき間
に介在していた絶縁性樹脂３６は従来技術と同様に周辺
部分に押しやられた状態となる。150 ℃の加熱では突起
電極３３は柔らかくなっているものの溶融しているわけ
ではないので絶縁性樹脂３６を周辺に押し広げるには十
分な硬度を有している。次に（ｂ）に示すように突起電
極３３が接続用電極３５にすべて押し当てられた状態で
加圧治具１０の温度を突起電極３３に用いている半田の
融点以上に上昇させ、突起電極３３と接続用電極３５を
金属的に接合させてしまう。この時の温度としては230
℃と設定し、加熱時間は10ｓｅｃとした。この時融点以
下の温度および融点以上の温度のコントロールはパルス
加熱方式でたとえば連続的に制御した。その後、加熱を
止めて周辺部にはみ出した絶縁性樹脂３６に紫外線３８
を照射して硬化させた。これは実施の形態における本硬
化前の仮硬化である。その後（ｃ）に示すように加圧を
解除して完成する。
【００１３】この後、半導体素子３１と基板３４との間
に介在した絶縁性樹脂３６を本硬化させるために150 ℃
で１時間程度加熱させて、硬化させる。この実施の形態
の半導体装置の製造方法は、半導体素子３１のたとえば
Ａｌ電極３２と半導体素子３１が接続される基板３４の
接続用電極３５とを突起電極３３を介して接合する工程
を含む半導体装置の製造方法であって、半導体素子３１
のＡｌ電極３２に突起電極３３を形成する工程と、突起
電極３３の融点より低い温度で半導体素子３１を加熱し
た状態で突起電極３３をこれに対向する接続用電極３５
に接触させる接触工程と、突起電極３３がすべて接続用
電極３５に接触した状態で突起電極３３の融点以上に突
起電極３３を有する半導体素子３１を加熱し、突起電極
３３と接続用電極３５とを金属的に接合させる接合工程
とを含んでいる。また半導体素子３１および被接続体こ
の場合基板３４を合わせたときの半導体素子３１のＡｌ
電極３２と接続用電極３５を含む領域に絶縁性樹脂３６
を塗布する工程を含み、接触工程において絶縁性樹脂３
６が半導体素子３１の周辺に押出されるようになる。
に介在した絶縁性樹脂３６を本硬化させるために150 ℃
で１時間程度加熱させて、硬化させる。この実施の形態
の半導体装置の製造方法は、半導体素子３１のたとえば
Ａｌ電極３２と半導体素子３１が接続される基板３４の
接続用電極３５とを突起電極３３を介して接合する工程
を含む半導体装置の製造方法であって、半導体素子３１
のＡｌ電極３２に突起電極３３を形成する工程と、突起
電極３３の融点より低い温度で半導体素子３１を加熱し
た状態で突起電極３３をこれに対向する接続用電極３５
に接触させる接触工程と、突起電極３３がすべて接続用
電極３５に接触した状態で突起電極３３の融点以上に突
起電極３３を有する半導体素子３１を加熱し、突起電極
３３と接続用電極３５とを金属的に接合させる接合工程
とを含んでいる。また半導体素子３１および被接続体こ
の場合基板３４を合わせたときの半導体素子３１のＡｌ
電極３２と接続用電極３５を含む領域に絶縁性樹脂３６
を塗布する工程を含み、接触工程において絶縁性樹脂３
６が半導体素子３１の周辺に押出されるようになる。
【００１４】この実施の形態によれば、突起電極３３の
接触工程で突起電極３３を融点より低い状態で加熱する
ため、突起電極３３の高さのばらつきを十分に接合時に
吸収することが可能となり、かつ接合工程で突起電極３
３を融点以上の温度に加熱するため、信頼性の高い接合
を得ることができる。なお、絶縁性樹脂３６に熱硬化タ
イプのものを用いれば、150 ℃程度の加熱で突起電極３
３のすべてを基板３４の接続用電極３５に押し付けた状
態の時に硬化させることができる。その後上記と同様の
プロセスで接合を行うことができる。
接触工程で突起電極３３を融点より低い状態で加熱する
ため、突起電極３３の高さのばらつきを十分に接合時に
吸収することが可能となり、かつ接合工程で突起電極３
３を融点以上の温度に加熱するため、信頼性の高い接合
を得ることができる。なお、絶縁性樹脂３６に熱硬化タ
イプのものを用いれば、150 ℃程度の加熱で突起電極３
３のすべてを基板３４の接続用電極３５に押し付けた状
態の時に硬化させることができる。その後上記と同様の
プロセスで接合を行うことができる。
【００１５】また、実施の形態では半導体素子３１の被
接続体として基板３４を適用したが、基板３４に代え
て、半導体素子であっても同様のプロセスで接合させる
ことができる。また突起電極３３は半導体素子３１のみ
に形成されたが、基板３４の接続用電極３５またはその
両方に形成されてもよく、半導体素子３１の電極３２お
よび被接続体の電極３５の少なくともいずれか一方に突
起電極３３を形成するものであればよい。
接続体として基板３４を適用したが、基板３４に代え
て、半導体素子であっても同様のプロセスで接合させる
ことができる。また突起電極３３は半導体素子３１のみ
に形成されたが、基板３４の接続用電極３５またはその
両方に形成されてもよく、半導体素子３１の電極３２お
よび被接続体の電極３５の少なくともいずれか一方に突
起電極３３を形成するものであればよい。
【００１６】
【発明の効果】請求項１記載の半導体装置の製造方法に
よれば、突起電極の接触工程で突起電極を融点より低い
状態で加熱するため、突起電極の高さのばらつきを十分
に接合時に吸収することが可能となり、かつ接合工程で
突起電極を融点以上の温度に加熱するため、信頼性の高
い接合を得ることができる。また、ばらつきを吸収する
プロセスを低荷重で行うことが可能なため、多ピンのＬ
ＳＩにも信頼性高く接合することができる。また、エリ
ア状に配置された電極を有するＬＳＩに対しても、電極
下部に形成された素子にダメージを与えることなく接合
することが可能となる。
よれば、突起電極の接触工程で突起電極を融点より低い
状態で加熱するため、突起電極の高さのばらつきを十分
に接合時に吸収することが可能となり、かつ接合工程で
突起電極を融点以上の温度に加熱するため、信頼性の高
い接合を得ることができる。また、ばらつきを吸収する
プロセスを低荷重で行うことが可能なため、多ピンのＬ
ＳＩにも信頼性高く接合することができる。また、エリ
ア状に配置された電極を有するＬＳＩに対しても、電極
下部に形成された素子にダメージを与えることなく接合
することが可能となる。
【００１７】
【図１】この発明の一実施の形態の半導体装置の製造方
法における一部の電極接続工程の断面図である。
法における一部の電極接続工程の断面図である。
【図２】従来技術の電極接続工程の断面図である。
【図３】従来技術の電極の接続途中の状態の断面図であ
る。
る。
１０ 加圧治具 ３１ 半導体素子 ３２ Ａｌ電極 ３３ 突起電極 ３４ 基板 ３５ 接続用電極 ３６ 絶縁性樹脂 ３７ 加圧治具 ３８ 紫外線 ４１ 高さの高い突起電極 ４２ 高さの低い突起電極
フロントページの続き (56)参考文献 特開 平８−172114（ＪＰ，Ａ) 特開 昭63−151033（ＪＰ，Ａ) 特開 平３−108734（ＪＰ，Ａ) 特開 平５−326623（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/56
Claims (1)
- 【請求項１】 半導体素子の電極と前記半導体素子が接
続される被接続体の接続用電極とを突起電極を介して接
合する工程を含む半導体装置の製造方法であって、 前記半導体素子の電極および前記被接続体の接続用電極
の少なくともいずれか一方に突起電極を形成する工程
と、 前記半導体素子および前記被接続体を合わせたとき
の前記半導体素子の電極と前記被接続体の接続用電極を
含む領域に絶縁性樹脂を塗布する工程と、前記突起電極
の融点より低い温度で前記突起電極を有する前記半導体
素子または前記被接続体を加熱した状態で前記突起電極
をこれに対向する電極に加圧状態で接触させ、前記絶縁
性樹脂を前記半導体素子の周辺に押出す接触工程と、前
記突起電極がすべてこれに対向する電極に接触した状態
で前記突起電極の融点以上に前記突起電極を有する前記
半導体素子または前記被接続体を加熱し、前記突起電極
とこれに対向する電極とを金属的に接合させる接合工程
と、前記半導体素子の周辺部に押し出された絶縁性樹脂
だけを仮硬化し、加圧解除後に本硬化する工程を含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674997A JP3341885B2 (ja) | 1997-11-18 | 1997-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674997A JP3341885B2 (ja) | 1997-11-18 | 1997-11-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150152A JPH11150152A (ja) | 1999-06-02 |
| JP3341885B2 true JP3341885B2 (ja) | 2002-11-05 |
Family
ID=18080495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31674997A Expired - Fee Related JP3341885B2 (ja) | 1997-11-18 | 1997-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341885B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7331502B2 (en) | 2001-03-19 | 2008-02-19 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
-
1997
- 1997-11-18 JP JP31674997A patent/JP3341885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150152A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659203A (en) | Reworkable polymer chip encapsulant | |
| JP4703556B2 (ja) | 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3225062B2 (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| US6617688B2 (en) | Semiconductor device and flat electrodes | |
| JP4260617B2 (ja) | 半導体装置の製造方法 | |
| US7220622B2 (en) | Method for attaching a semiconductor die to a substrate and heat spreader | |
| JP2001257239A (ja) | 半導体装置の製造方法 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3341885B2 (ja) | 半導体装置の製造方法 | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| US6887777B2 (en) | Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP2002170847A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP2001326246A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP3795644B2 (ja) | 接合方法 | |
| JP4295517B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |