JPH02170422A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン半導体装置、特にシリコン半導体素子
間の電極配線構造に関する。

〔従来の技術〕

近年、半導体装置の高集積化や高速化が著しい向上を遂
げているが、これは加工技術の進歩に因って、素子の微
細化が実現したことに起因する。

しかし、素子が比例縮小側によって微細化されると、素
子自身の高速性は向上される一方、各素子間を結線する
配線の抵抗や容量が増加し、半導体装置の速度を決める
要因として配線による遅延時間の占める割合も大きくな
ってきた。特に、配線間隔（ピッチ）が狭くなると配線
容量が著しく増大することが問題になる。配線容量を決
めるものは配線断面積と縦横配線間隔及び配線一基板間
隔、それに配線間を充填する絶縁膜の誘電率である。

従来、これらの絶縁膜としてＣＶＤ法によって堆積した
シリコン酸化膜やリンドープシリコン酸化膜（ＰＳＧ）
などが多用され、その誘電率は４程度であった。配線容
量を低減するには誘電率のより小さな絶縁性充填物を使
用することが必要となるが、原理的には何もない状態（
真空）が誘電率が最も小さく、空気などの気体を用いて
もほぼ同様の効果が期待される。

このような目的のために基板上に形成した半導体素子内
で上部配線と接続すべ・き領域上に導電性支柱を形成し
、他の固形性物質に接触することなく導電性支柱間を配
線により結線する方法は遠藤伸裕らによって、特願昭６
３−０６６４９７号〔半導体装置およびその製造方法〕
に報告されている。この発明では、第２図に示すように
Ｐ型シリコン基板１１のｎ型高濃度不純物拡散層１５及
びゲート電極（第１配線）１４に導電性支柱である金属
支柱１６を形成した後、上部配線（第２配線）１７を形
成したものである。図中、１２は素子分離絶縁膜、１３
はゲート絶縁膜、１８は気体からなる隙間である。

〔発明が解決しようとする課題〕

第２図の構造で特にシリコン半導体素子内の上部配線と
接続すべき領域上にアルミニウムを主成分とする導電性
支柱１６を形成する際、微細なパターンを形成するため
に反応性イオンエツチングを用いてアルミニウムを主成
分とする物質のエツチングを塩素系のガスを用いて行う
が、その際シリコン基板１１とのエツチング選択比が１
〜２倍程度しかなくシリコン半導体素子内導電性領域を
エツチング除去してしまうという虞れがある。

本発明の目的は上記課題を解決した半導体装置を提供す
ることにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の半導体装置において
は、シリコン基板上のシリコン半導体素子と前記各シリ
コン半導体素子を接続する配線の少なくとも一部が他の
固形性物質に接触することなく前記シリコン半導体素子
内導電性領域上に設けたアルミニウムを主成分とする導
電性支柱間と結線されているシリコン半導体装置におい
て、前記導電性支柱を形成する前記シリコン半導体素子
内導電性領域表面に、高融点金属もしくは高融点金属シ
リサイド−アルミニウム合金層を有するものである。

〔作用〕

シリコン半導体素子の導電性領域表面に高融点金属シリ
サイドとアルミニウムの合金層を形成すると、その合金
はアルミニウムを主成分とした導電性支柱を形成する際
の塩素系ガスを用いた反応性イオンエツチングに対する
アルミニウムとのエツチング選択比が５０倍以上になり
、エツチング阻止膜として使用でき、シリコン半導体素
子内導電性領域をエツチング除去してしまう虞れがなく
なり、信頼性が向上する。

〔実施例〕

以下１本発明の一実施例を図面を用いて詳細に説明する
。第１図は本発明の半導体装置の構造を示す模式的断面
図である。図において、ｐ型シリコン基板１上にシリコ
ン半導体素子を分離する素子分離絶縁膜２とゲート酸化
膜３、ゲート電極４及びｎ型置１度不純物拡散層５から
なるｎチャネルＭＯＳトランジスタを設け、該高濃度不
純物拡散層５の表面に高融点金属シリサイド層６を形成
し、その上にアルミニウムと高融点金属シリサイドの合
金層７を形成し、上部配線９と接続するためのアルミニ
ウムを主成分とする導電性支柱８を形成したものである
。１０は素子面と上部配線９間に囲まれた隙間である。

第３図（ａ）、　（ｂ）は本発明の半導体装置の製造方
法を順を追って示した模式図である。第３図（ａ）にお
いて、ｐ型シリコン基板２１上にシリコン酸化膜からな
る素子分離絶縁膜２２を形成し、続いて素子形成領域表
面にゲート絶縁膜２３を形成した後、所望の領域に第１
配線としてゲート電極２４を形成する。

次に、ＣＶＤ法によってシリコン酸化膜を堆積し。

ＣＦ４ＲＩＥを行い、ゲート電極側壁にサイドスペーサ
ー２５を形成した後、イオン注入法によりｐ型シリコン
基板２１に砒素を拡散し、ｎチャネルＭＯ５電界効果ト
ランジスタのソース・ドレイン領域となるＴｌ型高濃度
不純物拡散層２６を形成する。次に、高融点金属である
チタンをスパッタ堆積し、シリサイド反応を用いてｎ型
高濃度不純物拡散層２６の表面にチタンシリサイド層（
高融点金属シリサイド層）２７を形成する。続いて、ア
ルミニウムを１．５−程度蒸着し、電気炉アニールを用
い５００”Ｃ，１０分間のアニールを行い、アルミニウ
ムとチタンシリサイドの合金［２８を形成し、上部配線
と接続すべき領域、例えばソース・ドレイン領域やゲー
ト電極上にアルミニウムの支柱２９を残すように他のア
ルミニウムをＢＣＱ、ガスを用いた反応性ドライエツチ
ングにより除去する０次に、第３図（ｂ）において、板
層間膜としてポジ型レジストなどの有機樹脂膜３０をス
ピン塗布し、熱処理によって溶融して表面平坦化した後
、全てのアルミニウム支柱２９の表面が露呈するまで酸
素プラズマを用いて有機樹脂膜３０をエツチングし、ア
ルミニウムを上部配線（第２配線）３１として蒸着する
。上部配線３１を通常の写真食刻技術とエツチング技術
を用いてパターン形成を行うことによって第３図（ｂ）
に図示の構造が得られる。

最後に酸素ガスを用いたプラズマエツチングによって板
層間膜としての有機樹脂＠３０を選択的に除去すると、
素子面と上部配線との間に隙間が生し、第１図の構造が
得られる。

以上実施例ではシリコン半導体素子内導電性領域上にチ
タンシリサイドとアルミニウムの合金層を電気炉アニー
ルを用いて形成したが、他の高融点金属材料のシリサイ
ドとアルミニウムの合金層を用いてもよく、その中でタ
ングステン、モリブデン、タンタルなどのシリサイドと
アルミニウムの合金層が有望である。また、アルミニウ
ムとチタンシリサイドの合金形成のために電気炉アニル
を行ったが合金が形成される方法であれば電気炉アニー
ル以外でも構わない。尚、高融点金属シリサイドとアル
ミニウムの合金層を形成するためにはアニールによる形
成以外のスパッタ堆積、ＣＶＤ法等でも構わない。

〔発明の効果〕

以上のように本発明によれば、アルミニウムを主成分に
用いた導電性支柱を形成するために反応性イオンエツチ
ングを行う際にシリコン半導体素子内導電性領域の消失
の虞れを回避でき、信頼性を向上できる効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体装置の模式的断
面図、第２図は従来の半導体装置の模式的断面図、第３
図（ａ）、　（ｂ）は本発明装置の製造工程を工程順に
示す断面図である。 ■、２１・・・ｐ型シリコン基板 ２．２２・・素子分離絶縁膜　　３，２３・・ゲート絶
縁膜４．２４・・・ゲート電極（第１配線）２５・・・
サイドスペーサー ５．２６・・・ｎ型高濃度不純物拡散層６．２７・・・
高融点金属シリサイド層７．２８・・・アルミニウムと
高融点金属シリサイドの合金層８．２９・・・アルミニ
ウム支柱 ３０・・・有機樹脂膜（板層間膜） ８．３１・・上部配線（第２配線）

Claims (1)

【特許請求の範囲】
1. （１）シリコン基板上のシリコン半導体素子と前記各シ
   リコン半導体素子を接続する配線の少なくとも一部が他
   の固形性物質に接触することなく前記シリコン半導体素
   子内導電性領域上に設けたアルミニウムを主成分とする
   導電性支柱間と結線されているシリコン半導体装置にお
   いて、前記導電性支柱を形成する前記シリコン半導体素
   子内導電性領域表面に、高融点金属もしくは高融点金属
   シリサイド−アルミニウム合金層を有することを特徴と
   する半導体装置。