JPH02168704A - 発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 並列共振回路の一端に　エミッタ・フォロワのトランジ
スタのベースとこのトランジスタの出力電流を正帰還す
る電流ミラー回路とからなる正帰還回路が接続され、他
端には直流バイアス電流が与えられることによりバイア
ス電圧を発生するダイオード機能素子から構成されるレ
ベルシフト回路が接続される。これによりレベルシフト
回路をバイポーラＩＣ内に作製しても、寄生ダイオード
および寄生コンデンサによる発振振幅のクランプ、位相
遅れの悪影響を回避できる。

発明の背景 技術分野 この発明は１発振回路に関し、たとえば物体の検出等を
行なう高周波発振型近接スイッチなどに設けられる高周
波発振回路に関する。

従来技術とその問題点 この種の発振回路は、エミッタ・フォロワ接続されたト
ランジスタと２　このトランジスタの出力電流を帰還す
るための電流ミラー回路と、この電流ミラー回路により
帰還電流が供給される検出コイルおよびコンデンサとか
らなる並列共振回路と、直流バイアス電流を発生する直
流バイアス印加回路と、このバイアス電流の印加により
バイアス電圧を得るためのレベルシフト回路とにより構
成されている。このような発振回路において、第３図に
示すように、上記レベルシフト回路をバイポーラＩＣで
構成した場合を考える。

この図において、エミッタ中フォロワのトランジスタ１
のコレクタに、トランジスタ１の出力電流を並列共振回
路（タンク回路）８に帰還するための正帰還回路（第３
図において鎖線で示されている）を構成する電流ミラー
回路４が接続されている。この電流ミラー回路４はトラ
ンジスタ２およびベースとコレクタとが共通に接続され
たトランジスタ３から構成される。共振回路８はコンデ
ンサ６とコイル７とが並列に接続されてなる。正帰還回
路内には直流バイアス回路（電流源）１０からの直流バ
イアス電流によってバイアス電圧を得てトランジスタ１
のベースにバイアス電圧を与えるためのレベルシフト回
路９が設けられている。

このレベルシフト回路９は発振回路のＩＣ化のためにト
ランジスタで構成され、トランジスタのベースとコレク
タとが共通に接続されている（ダイオード接続ｌ・ラン
ジスタ）。ｌ・ランジスタ１のエミッタは出力抵抗５を
介して接地されている。

発振自刃はこの抵抗５から得られる。

このような発振回路をモノリシックＩＣで作製した場合
にはそのデイバイス構造上、破線で示すように、レベル
シフト回路を構成する・ダイオード接続トランジスタ９
に寄生コンデンサＣ６Ｓおよび寄生ダイオードＤ。８が
生じる。高周波発振状態において、レベルシフト回路に
このような寄生ダイオードＤ　および寄生コンデンサＣ
ｃｓが生じるＳ と２次の問題が生じる。

第４図（Ａ）に示すように発振振幅（Ｖ　：ピーＰ りからピークまでの電圧）が２ＶＢＥ（ＶＢＥはトラン
ジスタ１のベース／エミッタ間電圧）を越えていないと
きは、レベルシフト回路の本来のレベルシフトの機能に
より第４図（Ｂ）に示すように並列共振回路８のＬＣ端
子電圧がバイアス点Ａにそのまま電圧ＶＡたけレベルシ
フトされる。

一方、第５図（Ａ）のように発振振幅が２　Ｖ　ＢＥを
越えようとすると、寄生ダイオードＤ。８の充電電圧Ｖ
　（第５図の場合はＶＦ＝ｖＡとなる）により第５図（
Ｂ）に斜線部ａて示すように負側のビク部分がクランプ
されるので、結局発振振幅そのものが制限をうけること
となる。

また第３図に示す回路では、直流バイアス回路１０から
のバイアス電流Ｉ　　によりレベルシフトＩＡＳ 回路９を動作させている。つまり第７図に示すように定
常状態においては、バイアス電流ＩＢＩＡＳ−■　によ
りＶＡなる電圧を得ている。ここで、寄生コンデンサＣ
ｃｓのない理想の状態においては。

この発振回路は並列共振回路８のコンダクタンスに応じ
た振幅で発振し、並列共振回路８のＬＣ端子の電圧が電
圧ＶＡだけレベルシフトされてトランジスタ１のベース
の点Ａに現われる。

ところが寄生コンデンサＣｃｓの影響により、並列共振
回路８のＬＣ端子電圧（第、６図の波形ＷＢ）の上昇に
対し２点Ａの電位が上昇しようとするとき、寄生コンデ
ンサＣ６Ｓへの充電電流として直流バイアス電流Ｉ　　
が流れるので（この電流をＢＩＡＳ ■　とする）、レベルシフト回路９に流れる電流Ｓ が１．＝Ｉ　　　−１となり寄生コンデンサＣｃｓｌ　
　　　　ＢＩＡＳ　　　　Ｃ３ に充電される間は第７図から分るように並列共振回路８
のＬＣ端子の電圧が定常の電圧ｖＡよりも小さい電圧Ｖ
１となる。

また並列共振回路８のＬＣ端子電圧の下降に対しては上
記と逆に寄生コンデンサＣｃｓからの放電電流ＩＣ８が
レベルシフト回路９に流れるので。

レベルシフト回路に流れる電流はＩ２　””　ＢＩＡＳ
＋■　となり第７図に示すように定常のＶＡより大Ｓ きな電圧Ｖ２となる。このため第６図の斜線部すおよび
Ｃに示すように位相遅れが生じ１本来の発振振幅Ｗ　と
異なった波形ＷＡとなる。

実際には寄生コンデンサＣｃｓへの充電に伴なう影響が
特に大きいので　この影響を回避する目的で直流バイア
ス電流Ｉ　　を充分大きな値にしＩＡＳ 寄生コンデンサＣｃｓへの充電を早くしているか。

このやり方では１発振回路の消費電流か増え、低消費電
流型発振回路が実現できなかった。発振回路の正帰還回
路において１位相の遅れた帰還かかかっていることにな
り、帰還効率の悪い発振回路動作となっている。このた
め並列共振回路８のコンダクタンスのわすかな変化に対
して２発振振幅の変化はほとんと得られなくなり１発振
回路を近接スイッチに適用しても検出感度の悪い近接ス
イッチしか提供できないこととなる。とくに高周波信号
で微小電流が流れるときには問題となる。

発明の概要 発明の目的 この発明は、ＩＣ化した場合に生じる寄生ダイオードお
よび寄生コンデンサによる振幅のクランプ、位相遅れを
生じさせることのない発振回路を提供することを目的と
する。

発明の構成および効果 この発明による発振回路は、エミッタ・フォロワ接続さ
れた発振トランジスタ、直流バイアス電流を供給する直
流バイアス回路２」−記直流バイアス回路から与えられ
る直流バイアス電流によりバイアス電圧を発生するダイ
オード機能素子から構成されるレベルシフト回路、コイ
ルとコンデンサとからなる並列共振回路、および上記発
振トランジスタの出力電流を上記並列共振回路に正帰還
する電流ミラー回路から構成され、」二記並列共振回路
の一端に上記発振トランジスタのベースと」二記電流ミ
ラー回路とからなる正帰還回路が接続され、上記並列共
振回路の他端に上記レベルシフト回路が接続されている
ことを特徴とする。

この発明によるとレベルシフト回路を正帰還回路外に設
けたので発振振幅は電源電圧のみによって制限され、寄
生ダイオードによる発振振幅のクランプが生じることが
ない。また、寄生コンデンサの充放電遅れの影響を受け
ないので帰還の位相遅れが無くなる。

また共振回路の発振振幅を電源電圧の範囲まで広くとる
ことができ、共振回路の感度がそのまま発振回路の振幅
変化となって現われるので、後段の処理回路の設計の自
由度が増すとともに、近接スイッチ等に応用した場合に
は、高感度となる。

さらに直流バイアス電流を小さくすることができるので
１発振回路の消費電流を低くすることかできる。

実施例の説明 第１図はこの発明による発振回路の実施例を示す回路図
である。この図において第３図に示すものと同一物には
同一符号を付して説明を省略する。

第１図に示す発振回路は、エミッタ・フォロワ接続され
たトランジスタ１と、電流ミラー回路４とから構成され
る正帰還回路（鎖線で示す）に並列共振回路８の一端が
接続されるとともに、その他端がレベルシフト回路９と
してのダイオード接続ＮＰＮ　）ランジスタのベースお
よびコレクタに接続されこのトランジスタのエミッタは
アースに接続されている。この構成によってレベルシフ
ト回路９は正帰還回路の外側に接続されている。

そして　このレベルシフト回路９をバイポーラＩＣで構
成したことにより生じる寄生ダイオードＤ　および寄生
コンデンサＣｃｓが正帰還回路の外Ｓ 側に接続されることになる。

このためこの発振回路の発振振幅は、寄生ダイオードＤ
ｃｓによる制限を受けないので電源電圧の範囲内で１発
振振幅を得ることができる。さらに従来のような寄生コ
ンデンサＣｃｓによるレベルシフトの位相遅れの影響に
無関係になる。

Ｓ２図は他の実施例を示す回路である。第１図に示す回
路と同一物には同一符号を付して説明を省略する。第２
図に示す回路は第１図に示す回路と比較して、レベルシ
フト回路がダイオード接続ＮＰＮ　）ランジスタ９とこ
れに並列に接続されたコンデンサ１１とから構成されて
いる。コンデンサはレベルシフト量を一定に保つための
ものである。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２図は他の
実施例を示す回路図である。 第３図は従来の発振回路の例を示すものである。 第４図（Ａ）　、　　（Ｂ）および第５図（Ａ）　、　
　（Ｂ）は並列共振回路の振幅２発振回路の出力波形を
示すもので第４図（Ａ）　、　（Ｂ）　ハＶ、Ｐ≦２　
ＶＢｃノトキヲ示し、（Ａ）は並列共振回路の出力振幅
を、（Ｂ）は発振回路の出力波形をそれぞれ示し、第５
図（Ａ）。 （Ｂ）はＶ　）２ＶＢＥのときを示し、（Ａ）は並列共
Ｐ 振回路の出力振幅を、（Ｂ）は発振回路の出力波形をそ
れぞれ示している。 第６図は並列共振回路の振幅と発振回路の出力振幅を示
しており、寄生コンデンサにより出力振幅に位相遅れが
生じた様子を示す波形図である。 第７図はレベルシフト回路に与えられる電流とレベルシ
フト回路から得られる電圧の特性を示すグラフである。 ８・・・並列共振回路。 ９・・・レベルシフト回路。 ＩＯ・・・直流バイアス回路。 Ｃｃｓ・・・寄生コンデンサ。 ＤＣ３・・・寄生ダイオード。

Claims (1)

1. 【特許請求の範囲】 エミッタ・フォロワ接続された発振トランジスタ、 直流バイアス電流を供給する直流バイアス回路、 上記直流バイアス回路から与えられる直流バイアス電流
   によりバイアス電圧を発生するダイオード機能素子から
   構成されるレベルシフト回路、コイルとコンデンサとか
   らなる並列共振回路、および 上記発振トランジスタの出力電流を上記並列共振回路に
   正帰還する電流ミラー回路から構成され、 上記並列共振回路の一端に上記発振トランジスタのベー
   スと上記電流ミラー回路とからなる正帰還回路が接続さ
   れ、上記並列共振回路の他端に上記レベルシフト回路が
   接続されている、 発振回路。