JPH02168473A - 誤り訂正符号化装置 - Google Patents
誤り訂正符号化装置Info
- Publication number
- JPH02168473A JPH02168473A JP3213389A JP3213389A JPH02168473A JP H02168473 A JPH02168473 A JP H02168473A JP 3213389 A JP3213389 A JP 3213389A JP 3213389 A JP3213389 A JP 3213389A JP H02168473 A JPH02168473 A JP H02168473A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- data
- code
- symbol
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 65
- 230000006835 compression Effects 0.000 claims abstract description 6
- 238000007906 compression Methods 0.000 claims abstract description 6
- 101710163391 ADP-ribosyl cyclase/cyclic ADP-ribose hydrolase Proteins 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 5
- 238000013139 quantization Methods 0.000 description 4
- AFHIIJICYLMCSH-VOTSOKGWSA-N 5-amino-2-[(e)-2-(4-benzamido-2-sulfophenyl)ethenyl]benzenesulfonic acid Chemical compound OS(=O)(=O)C1=CC(N)=CC=C1\C=C\C(C(=C1)S(O)(=O)=O)=CC=C1NC(=O)C1=CC=CC=C1 AFHIIJICYLMCSH-VOTSOKGWSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、ディジタルＶＴＲ等に用いられる高能率符号
化に使用して好適な誤り訂正符号化装置に関する。
化に使用して好適な誤り訂正符号化装置に関する。
本発明は誤り訂正符号化装置に関し、パラメータデータ
に対する誤り訂正符号の符号化を任意の内符号から採ら
れるデータの数が最小となる系列で行われるようにする
ことにより、バースト誤りに対するパラメータデータの
エラー訂正能力を向上させるようにしたものである。
に対する誤り訂正符号の符号化を任意の内符号から採ら
れるデータの数が最小となる系列で行われるようにする
ことにより、バースト誤りに対するパラメータデータの
エラー訂正能力を向上させるようにしたものである。
例えば民生用のディジタルＶ Ｔ Ｒを実現する場合に
データ量を圧縮するための高能率符号化が検旧されてい
る。
データ量を圧縮するための高能率符号化が検旧されてい
る。
そのような高能率符号化の方法として本願出願人は先に
ダイナミックレンジに適応した符号化を行う方法を提案
した（特開昭６２−１０７５２６号公報、特開昭６２−
１２８６２１号公報等参照）。
ダイナミックレンジに適応した符号化を行う方法を提案
した（特開昭６２−１０７５２６号公報、特開昭６２−
１２８６２１号公報等参照）。
ところで上述のダイナミックレンジに適応した高能率符
号化（以下ＡＤＲＣと称す）においては、各画素のデー
タを圧縮したコード信号と共に、この圧縮の制御に用い
るダイナミックレンジＤＲ１最大稙ＭＡＸ、最小値ＭＩ
Ｎ、さらに間欠フレーム圧縮と組み合せる場合には動き
を示すＭＯＶＥ等のパラメータデータが形成される。
号化（以下ＡＤＲＣと称す）においては、各画素のデー
タを圧縮したコード信号と共に、この圧縮の制御に用い
るダイナミックレンジＤＲ１最大稙ＭＡＸ、最小値ＭＩ
Ｎ、さらに間欠フレーム圧縮と組み合せる場合には動き
を示すＭＯＶＥ等のパラメータデータが形成される。
ここでこれらのコード信号とパラメータデータとを伝送
する場合に、パラメータデータは復号時の制御に用いら
れるためにこれらのパラメータデータが誤ると復号が不
可能になってしまう。従ってこれらのパラメータデータ
は伝送されるコード信号及びパラメータデータの中では
重要度の高いものである。
する場合に、パラメータデータは復号時の制御に用いら
れるためにこれらのパラメータデータが誤ると復号が不
可能になってしまう。従ってこれらのパラメータデータ
は伝送されるコード信号及びパラメータデータの中では
重要度の高いものである。
そこでこれらのコード信号及びパラメータデータの全体
に対して内符号及び外符号による第１及び第２の誤り訂
正符号の符号化を行うと共に、パラメータデータに対し
てさらに第３の誤り訂正符号の符号化を行うことが提案
された（特願昭６２２４５９８０号参照）。
に対して内符号及び外符号による第１及び第２の誤り訂
正符号の符号化を行うと共に、パラメータデータに対し
てさらに第３の誤り訂正符号の符号化を行うことが提案
された（特願昭６２２４５９８０号参照）。
すなわちこの提案では例えば第６図に示されるように、
パラメータデータのシンボルへの５ワードに対して４ワ
ードの第３の誤り訂正符号のシンボルＣ３が生成される
。これらのシンボルＡ及びＣ３に対して（各画素）のコ
ード信号のシンボルＢが交互に設けられ、これらが時系
列（内符号＝水平）に９個設けられ、この内符号が垂直
に２７個設けられる。そしてこれらのシンボルＡ、ＢＣ
３に対して外符号（垂直）による第２の誤り訂正符号の
例えば４個のシンボルＣ２が生成され、さらにこのシン
ボルＡ、Ｂ、Ｃ２，Ｃ３に対して内符号による第１の誤
り訂正符号のシンボルＣ１が生成される。
パラメータデータのシンボルへの５ワードに対して４ワ
ードの第３の誤り訂正符号のシンボルＣ３が生成される
。これらのシンボルＡ及びＣ３に対して（各画素）のコ
ード信号のシンボルＢが交互に設けられ、これらが時系
列（内符号＝水平）に９個設けられ、この内符号が垂直
に２７個設けられる。そしてこれらのシンボルＡ、ＢＣ
３に対して外符号（垂直）による第２の誤り訂正符号の
例えば４個のシンボルＣ２が生成され、さらにこのシン
ボルＡ、Ｂ、Ｃ２，Ｃ３に対して内符号による第１の誤
り訂正符号のシンボルＣ１が生成される。
従ってこの提案によれば、復調時にはまずシンボルＣ１
を用いて内符号の誤り訂正が行われ、これによって訂正
できなかった部分についてシンボルＣ２を用いて誤り訂
正が行われる。そしてさらにシンボルＡについてシンボ
ルＣ３を用いて誤り訂正が行われて、パラメータデータ
のシンボルＡについて強力な誤り訂正が行われる。
を用いて内符号の誤り訂正が行われ、これによって訂正
できなかった部分についてシンボルＣ２を用いて誤り訂
正が行われる。そしてさらにシンボルＡについてシンボ
ルＣ３を用いて誤り訂正が行われて、パラメータデータ
のシンボルＡについて強力な誤り訂正が行われる。
しかしながらこの従来の提案においては、第３の誤り訂
正符号の符号化が内符号に偏在しており、このためラン
ダムな誤りに対しては強力であるものの、時系列のバー
スト誤りに対しては充分な訂正能力を得られていないも
のであった。
正符号の符号化が内符号に偏在しており、このためラン
ダムな誤りに対しては強力であるものの、時系列のバー
スト誤りに対しては充分な訂正能力を得られていないも
のであった。
この出願はこのような点に鑑みてなされたものである。
本発明は、圧縮されたコード信号（シンボルＢ）と上記
圧縮の制御に用いられるパラメータデータ（シンボルＡ
）とを伝送する際に、上記パラメータデータに対して内
符号から採られるデータの数が最小となるような系列で
エラー訂正符号の符号化（シンボルＣ３の生成）が行わ
れるようにしたことを特徴とする誤り訂正符号化装置で
ある。
圧縮の制御に用いられるパラメータデータ（シンボルＡ
）とを伝送する際に、上記パラメータデータに対して内
符号から採られるデータの数が最小となるような系列で
エラー訂正符号の符号化（シンボルＣ３の生成）が行わ
れるようにしたことを特徴とする誤り訂正符号化装置で
ある。
［作用］
これによれば、第３の誤り訂正符号の符号化が任意の内
符号から採られるデータの数が最小となる系列で行われ
るようにしたので、パラメータデータのバースト誤りに
対する訂正能力が高められ、高能率符号化における誤り
訂正を極めて有効に行うことができる。
符号から採られるデータの数が最小となる系列で行われ
るようにしたので、パラメータデータのバースト誤りに
対する訂正能力が高められ、高能率符号化における誤り
訂正を極めて有効に行うことができる。
第１図において、（１）で示す入力端子に記録ビデオ信
号が供給される。（２）がＡ／Ｄ変換器を示し、Ａ／Ｄ
変換器（２）よりディジタル信号に変換されたビデオ信
号がブロック化回路（３）に供給される。ビデオ信号の
有効領域が（４ライン×４画素×２フレーム＝３２画素
）のブロックに細分化される。このプｌコック化は復調
時の補間処理を容易とするために（４ライン×８画素×
２フレームー６４画素）の領域から二つのブロックを形
成する処理である。
号が供給される。（２）がＡ／Ｄ変換器を示し、Ａ／Ｄ
変換器（２）よりディジタル信号に変換されたビデオ信
号がブロック化回路（３）に供給される。ビデオ信号の
有効領域が（４ライン×４画素×２フレーム＝３２画素
）のブロックに細分化される。このプｌコック化は復調
時の補間処理を容易とするために（４ライン×８画素×
２フレームー６４画素）の領域から二つのブロックを形
成する処理である。
これと共に、ブロック化回路（３）では、近接するブロ
ック記録位置をなるべく離すようなシャツリングがなさ
れる。
ック記録位置をなるべく離すようなシャツリングがなさ
れる。
ブロック化回路（３）によりブロックの順序に変換され
たディジタルビデオ信号がＡＤＲＣエンコーダ（４）に
供給される。ＡＤＲＣエンコーダ（４）では、ブロック
が動きブロックか静止ブロックかを判別し、静止ブロッ
クの場合には、ブロックを構成する二つの領域のうちの
一方又は二つの領域の平均値を量子化して伝送する間欠
フレーム圧縮がなされる。間欠フレーム処理がされたか
どうかを示すために、動き判定コードＭＯＶＥが受信側
に伝送される。
たディジタルビデオ信号がＡＤＲＣエンコーダ（４）に
供給される。ＡＤＲＣエンコーダ（４）では、ブロック
が動きブロックか静止ブロックかを判別し、静止ブロッ
クの場合には、ブロックを構成する二つの領域のうちの
一方又は二つの領域の平均値を量子化して伝送する間欠
フレーム圧縮がなされる。間欠フレーム処理がされたか
どうかを示すために、動き判定コードＭＯＶＥが受信側
に伝送される。
また、ＡＤＲＣエンコーダ（４）では、ブロック毎に、
最大（Ｉ！！ＭＡＸ及び最小値ＭＩＮが検出され、（Ｍ
ＡＸ−ＭＩ Ｎ）によりダイナミックレンジＤＲが検出
される。このダイナミックレンジＤＲの２フレ一ム期間
の度数分布が求められ、例えば可変長量子化のしきい値
ＴＯ，Ｔ１．Ｔ２．Ｔ３が決定される。しきい値７０未
満のブロックは、量子化コードが伝送されず、しきい値
Ｔ１未満のブロックは、１ビツトで量子化がされ、しき
い値１２未満のブロックは、２ビツトで量子化がされ、
しきい値１３未満のブロックは、３ビツトで量子化がさ
れ、しきい値１３以上のブロックは、４ビツトで量子化
がされる。度数分布を求めてしきい値を決定するのは、
伝送データのレートが所定値を超えないように、バッフ
ァリングの処理を行うためである。
最大（Ｉ！！ＭＡＸ及び最小値ＭＩＮが検出され、（Ｍ
ＡＸ−ＭＩ Ｎ）によりダイナミックレンジＤＲが検出
される。このダイナミックレンジＤＲの２フレ一ム期間
の度数分布が求められ、例えば可変長量子化のしきい値
ＴＯ，Ｔ１．Ｔ２．Ｔ３が決定される。しきい値７０未
満のブロックは、量子化コードが伝送されず、しきい値
Ｔ１未満のブロックは、１ビツトで量子化がされ、しき
い値１２未満のブロックは、２ビツトで量子化がされ、
しきい値１３未満のブロックは、３ビツトで量子化がさ
れ、しきい値１３以上のブロックは、４ビツトで量子化
がされる。度数分布を求めてしきい値を決定するのは、
伝送データのレートが所定値を超えないように、バッフ
ァリングの処理を行うためである。
ＡＤＲＣエンコーダ（４）からの出力データがフレーム
化回路（５）に供給される。ＡＤＲＣエンコーダ（４）
の出力データは、２フレーム毎の動き判定コードＭＯＶ
Ｅ、ブロック毎のダイナミックレンジＤＲ１ブロック毎
の最小値ＭＩＮ等のパラメータデータからなる固定長デ
ータと各画素と対応するコード信号からなる可変長デー
タとである。フレーム化回路（５）は、これらのデータ
を所定の順序に配列して、フレーム構成のデータを形成
する。つまり、可変長ＡＤＲＣの場合でも、固定長デー
タが所定周期で位置するデータ系列が形成される。この
ように、固定長データが所定周期で位置するために、高
速再生時にデータが断片的に得られる場合に、固定長デ
ータの再生が容易となる。またコード信号の最上位ビッ
トをまとめて、固定長データと扱うようにしても良い。
化回路（５）に供給される。ＡＤＲＣエンコーダ（４）
の出力データは、２フレーム毎の動き判定コードＭＯＶ
Ｅ、ブロック毎のダイナミックレンジＤＲ１ブロック毎
の最小値ＭＩＮ等のパラメータデータからなる固定長デ
ータと各画素と対応するコード信号からなる可変長デー
タとである。フレーム化回路（５）は、これらのデータ
を所定の順序に配列して、フレーム構成のデータを形成
する。つまり、可変長ＡＤＲＣの場合でも、固定長デー
タが所定周期で位置するデータ系列が形成される。この
ように、固定長データが所定周期で位置するために、高
速再生時にデータが断片的に得られる場合に、固定長デ
ータの再生が容易となる。またコード信号の最上位ビッ
トをまとめて、固定長データと扱うようにしても良い。
フレーム化回路（５）の出力信号がシンクプロッタ内の
フォーマツタ（６）に供給され、フォーマツタ（６）の
出力データが重要度の高い固定長データに対する第３の
誤り訂正符号化を行うシンボルＣ３の生成回路（７）に
供給される。シンボル生成回路（７）の出力データがセ
グメント内のフォーマツタ（８）に供給され、フォーマ
ツタ（８）の出力データが外符号の第２の誤り訂正符号
化を行うシンボルＣ２の生成回路（９）に供給される。
フォーマツタ（６）に供給され、フォーマツタ（６）の
出力データが重要度の高い固定長データに対する第３の
誤り訂正符号化を行うシンボルＣ３の生成回路（７）に
供給される。シンボル生成回路（７）の出力データがセ
グメント内のフォーマツタ（８）に供給され、フォーマ
ツタ（８）の出力データが外符号の第２の誤り訂正符号
化を行うシンボルＣ２の生成回路（９）に供給される。
シンボル生成回路（９）の出力データがセグメント内の
フォーマツタ（１０）を介して内符号の第１の誤り訂正
符号化を行うシンボルＣ１の生成回路（１１）に供給さ
れる。これらのシンボル生成回路（７）、 （９）、
（１１）は、例えばリード・ソロモン符号のパリティシ
ンボルを発生する。
フォーマツタ（１０）を介して内符号の第１の誤り訂正
符号化を行うシンボルＣ１の生成回路（１１）に供給さ
れる。これらのシンボル生成回路（７）、 （９）、
（１１）は、例えばリード・ソロモン符号のパリティシ
ンボルを発生する。
シンボル生成回路（１１）の出力データは、ランダム化
回路（１２）により、Ｍ系列等により、ランダム化の処
理を受ける。ランダム化の処理により、記録データの直
流成分が減少される。ランダム化回路（１２）の出力デ
ータが加算回路（１３）に供給され、端子（１４）から
の同期信号（ＳＹＮＣ）及びＩＤ信号の付加がなされる
。加算回路（１３）の出力データは、並列→直列変換回
路（１５）を介して直列データに変換され、記録アンプ
（１６）を介してスイッチ回路（１７）の記録側端子Ｒ
に供給される。スイッチ回路（１７）からの記録データ
は、一対の回転ヘッド（１８ａ）及び（１８ｂ）に供給
され、磁気テープ（１９）に斜めのトラックとして記録
される。
回路（１２）により、Ｍ系列等により、ランダム化の処
理を受ける。ランダム化の処理により、記録データの直
流成分が減少される。ランダム化回路（１２）の出力デ
ータが加算回路（１３）に供給され、端子（１４）から
の同期信号（ＳＹＮＣ）及びＩＤ信号の付加がなされる
。加算回路（１３）の出力データは、並列→直列変換回
路（１５）を介して直列データに変換され、記録アンプ
（１６）を介してスイッチ回路（１７）の記録側端子Ｒ
に供給される。スイッチ回路（１７）からの記録データ
は、一対の回転ヘッド（１８ａ）及び（１８ｂ）に供給
され、磁気テープ（１９）に斜めのトラックとして記録
される。
磁気テープ（１９）から回転ヘッド（１８ａ）及び（１
８ｂ）により交互に再生されたデータは、スイッチ回路
（１７）の再生側端子Ｐと再生アンプ（２１）とイコラ
イザ回路（２２）とを介してＰＬＬ回路（２３）に供給
される。ＰＬＬ回路（２３）は、再生データと同期した
ピットクロツタを形成する。ＰＬＬ回路（２３）に接続
された同期信号及びＩＤ信号分離回路（２４）により、
同期信号及びＩＤ信号が分離される。同期信号及びＩＤ
信号分離回路（２４）の出力データがデイランダム化回
路（２５）に供給され、記録側のランダム化で使用され
たのと同一のＭ系列等の系列によりデイランダム化の処
理がなされる。（２６）は、例えば４フレームメモリか
ら構成された再生メモリを示す。再生メモリ（２６）に
より、時間軸変動の補正（ＴＢＣ）、変速再生時のデー
タの収集処理がなされる。
８ｂ）により交互に再生されたデータは、スイッチ回路
（１７）の再生側端子Ｐと再生アンプ（２１）とイコラ
イザ回路（２２）とを介してＰＬＬ回路（２３）に供給
される。ＰＬＬ回路（２３）は、再生データと同期した
ピットクロツタを形成する。ＰＬＬ回路（２３）に接続
された同期信号及びＩＤ信号分離回路（２４）により、
同期信号及びＩＤ信号が分離される。同期信号及びＩＤ
信号分離回路（２４）の出力データがデイランダム化回
路（２５）に供給され、記録側のランダム化で使用され
たのと同一のＭ系列等の系列によりデイランダム化の処
理がなされる。（２６）は、例えば４フレームメモリか
ら構成された再生メモリを示す。再生メモリ（２６）に
より、時間軸変動の補正（ＴＢＣ）、変速再生時のデー
タの収集処理がなされる。
再生メモリ（２６）の出力データがエラー訂正回路（２
７）に供給される。エラー訂正回路（２７）により、内
符号のエラー訂正がなされる。エラー訂正回路（２７）
の出力データがセグメント内のフォーマツタ（２８）に
供給され、フォーマツタ（２８）の出力データがエラー
訂正回路（２９）に供給される。エラー訂正回路（２９
）により、外符号のエラー訂正がなされる。
７）に供給される。エラー訂正回路（２７）により、内
符号のエラー訂正がなされる。エラー訂正回路（２７）
の出力データがセグメント内のフォーマツタ（２８）に
供給され、フォーマツタ（２８）の出力データがエラー
訂正回路（２９）に供給される。エラー訂正回路（２９
）により、外符号のエラー訂正がなされる。
エラー訂正回路（２９）の出力データがセグメント内の
フォーマツタ（３０）を介してエラー訂正回路（３１）
に供給され、重要度の高い固定長データに対するエラー
訂正がなされる。更に、繰り返し訂正により、訂正能力
を上げるために、エラー訂正回路（３１）の出力データ
がセグメント内のフォーマツタ（３２）を介して外符号
のエラー訂正回路（３３）に供給される。
フォーマツタ（３０）を介してエラー訂正回路（３１）
に供給され、重要度の高い固定長データに対するエラー
訂正がなされる。更に、繰り返し訂正により、訂正能力
を上げるために、エラー訂正回路（３１）の出力データ
がセグメント内のフォーマツタ（３２）を介して外符号
のエラー訂正回路（３３）に供給される。
エラー訂正回路（３３）の出力データがフォーマツタ（
３４）を介してデフレーム化回路（３５）に供給される
。デフレーム化回路（３５）により、ダイナミックレン
ジＤＲ，最小値ＭＩＮ、動き判定コードＭＯＶＥ、コー
ド信号の分離がされ、次段のＡＤＲＣデコーダ（３６）
において、ＡＤＲＣの復号がなされる。
３４）を介してデフレーム化回路（３５）に供給される
。デフレーム化回路（３５）により、ダイナミックレン
ジＤＲ，最小値ＭＩＮ、動き判定コードＭＯＶＥ、コー
ド信号の分離がされ、次段のＡＤＲＣデコーダ（３６）
において、ＡＤＲＣの復号がなされる。
ＡＤＲＣデコーダ（３６）の出力データがブロック分解
回路（３７）に供給され、ブロック分解回路（３７）に
おいて、ブロックの順序のデータが走査順序のデータに
変換される。ブロック分解回路（３７）の出力データが
平滑及び補間回路（３８）に供給される。
回路（３７）に供給され、ブロック分解回路（３７）に
おいて、ブロックの順序のデータが走査順序のデータに
変換される。ブロック分解回路（３７）の出力データが
平滑及び補間回路（３８）に供給される。
平滑処理は、静止ブロックが連続した場合に、前後のブ
ロックのデータの平均値データにより、ブロックの境界
のデータを置き換える処理である。
ロックのデータの平均値データにより、ブロックの境界
のデータを置き換える処理である。
補間処理は、エラー訂正できない画素のデータを周辺の
正しいデータを用いた補間データに置き換える処理であ
る。平滑及び補間回路（３８）の出力データがＤ／Ａ変
換器（３９）に供給され、ディジタルビット信号がアナ
ログビデオ信号に変換され、出力端子（４０）には、再
生アナログビデオ信号が得られる。
正しいデータを用いた補間データに置き換える処理であ
る。平滑及び補間回路（３８）の出力データがＤ／Ａ変
換器（３９）に供給され、ディジタルビット信号がアナ
ログビデオ信号に変換され、出力端子（４０）には、再
生アナログビデオ信号が得られる。
そして第２図Ａは、並列→直列変換回路（１５）で直列
化される前の段階のバイトシリアルのデータ構成の１シ
ンクブロック分を示す。このシンクプロッタは、下記の
データからなる１５６バイトの長さとされている。
化される前の段階のバイトシリアルのデータ構成の１シ
ンクブロック分を示す。このシンクプロッタは、下記の
データからなる１５６バイトの長さとされている。
ブロック同期信号：２バイト
ＩＤ信号（フレームＩＤ、セグメントＩＤ）：２バイト
ＢＡＤＳ及びビットプレーン：２０バイト（４個のＡＤ
ＲＣブロックのデータ）×４：２７Ｘ ４ ＝ １０８
バイト 内符号のシンボルＣ１：４バイト 重要度の高いデータ専用のシンボルＣ３及びビットプレ
ーン：２０バイト ２０バイトのＢＡＤＳは、同図Ｂに示すように、各１バ
イトのＢＡＤＳ １〜ＢＡＤＳ４と、（４×４−１６バ
イト）のビットプレーン（各画素のコード信号）とから
なる。また、４個のＡＤＲＣブロックのデータは、動き
判定コードＭＯＶＥ （１バイト）、ダイナミックレン
ジＤＲ，最小値ＭＩＮの４ブロック分（従って、８バイ
ト）と、ビットプレーン（１８バイト）からなる。２０
バイトのシンボルＣ３及びビットプレーンは、同図Ｃに
示すように、４バイトのシンボルＣ３の１６バイトのビ
ットプレーンとからなる。更に、４バイトのＢＡＤＳ１
〜ＢＡＤＳ４は、同図りに示すように、１ビツトの２フ
レームＩＤ （ＤＢＦＲ）と１５ビツトの先頭のＡＤＲ
Ｃブロックの番号（ＢＬＫｎ）と輝度信号に対するしき
い値の組みを示す５ビツトのコードｙｔｈと色差信号に
対するしきい値の組みを示す５ビツトのコードｃｔｈと
４ビツトのＡＤＲＣのブロック内のアドレスと２ビツト
の予備ビットとからなる。
ＲＣブロックのデータ）×４：２７Ｘ ４ ＝ １０８
バイト 内符号のシンボルＣ１：４バイト 重要度の高いデータ専用のシンボルＣ３及びビットプレ
ーン：２０バイト ２０バイトのＢＡＤＳは、同図Ｂに示すように、各１バ
イトのＢＡＤＳ １〜ＢＡＤＳ４と、（４×４−１６バ
イト）のビットプレーン（各画素のコード信号）とから
なる。また、４個のＡＤＲＣブロックのデータは、動き
判定コードＭＯＶＥ （１バイト）、ダイナミックレン
ジＤＲ，最小値ＭＩＮの４ブロック分（従って、８バイ
ト）と、ビットプレーン（１８バイト）からなる。２０
バイトのシンボルＣ３及びビットプレーンは、同図Ｃに
示すように、４バイトのシンボルＣ３の１６バイトのビ
ットプレーンとからなる。更に、４バイトのＢＡＤＳ１
〜ＢＡＤＳ４は、同図りに示すように、１ビツトの２フ
レームＩＤ （ＤＢＦＲ）と１５ビツトの先頭のＡＤＲ
Ｃブロックの番号（ＢＬＫｎ）と輝度信号に対するしき
い値の組みを示す５ビツトのコードｙｔｈと色差信号に
対するしきい値の組みを示す５ビツトのコードｃｔｈと
４ビツトのＡＤＲＣのブロック内のアドレスと２ビツト
の予備ビットとからなる。
さらにエラー訂正符号の構成について第３図を参照して
説明する。この一実施例におけるエラー訂正符号は、基
本的には、積符号の構成とされたもので上述のシンクブ
ロックが例えば水平方向に４個配され、垂直方向に４６
個配される。
説明する。この一実施例におけるエラー訂正符号は、基
本的には、積符号の構成とされたもので上述のシンクブ
ロックが例えば水平方向に４個配され、垂直方向に４６
個配される。
そして図において、パラメータデータのシンボルＡに対
する第３の誤り訂正符号化のシンボルＣ３の生成を、回
申に同一数字で示すように任意の内符号から採られるデ
ータの数が最小になる系列で行う。これらのシンボルＡ
及びＣ３に対して、第１．第２の誤り訂正符号化のシン
ボルＣｔ、Ｃ２の生成は従来と同様に行われる。
する第３の誤り訂正符号化のシンボルＣ３の生成を、回
申に同一数字で示すように任意の内符号から採られるデ
ータの数が最小になる系列で行う。これらのシンボルＡ
及びＣ３に対して、第１．第２の誤り訂正符号化のシン
ボルＣｔ、Ｃ２の生成は従来と同様に行われる。
さらに復調時にはシンボルＣ１，Ｃ２について従来と同
様の誤り訂正が行われた後、シンボルＣ３にて上述の系
列に従って誤り訂正が行われる。
様の誤り訂正が行われた後、シンボルＣ３にて上述の系
列に従って誤り訂正が行われる。
こうして誤り訂正が行われ、上述の装置によれば、第３
の誤り訂正符号の符号化が任意の内符号から採られるデ
ータの数が最小となる系列で行われるようにしたので、
パラメータデータのバースト誤りに対する訂正能力が高
められ、高能率符号化における誤り訂正を極めて有効に
行うことができるものである。
の誤り訂正符号の符号化が任意の内符号から採られるデ
ータの数が最小となる系列で行われるようにしたので、
パラメータデータのバースト誤りに対する訂正能力が高
められ、高能率符号化における誤り訂正を極めて有効に
行うことができるものである。
すなわち上述の例では、シンボルＣ１と０２によるバー
スト誤り訂正能力は、例えばシンボルＣ２が４個の場合
に内符号４個が限界であるが、シンボルＣ１と０３によ
るシンボルへの誤り訂正能力は、内符号１２個までとな
る。
スト誤り訂正能力は、例えばシンボルＣ２が４個の場合
に内符号４個が限界であるが、シンボルＣ１と０３によ
るシンボルへの誤り訂正能力は、内符号１２個までとな
る。
なお上述の例では、今注目しているシンボルを斜め方向
にとっているが、これを、垂直方向にとっても、垂直、
水平のサイズが同一であれば、誤り訂正能力は同一であ
る。
にとっているが、これを、垂直方向にとっても、垂直、
水平のサイズが同一であれば、誤り訂正能力は同一であ
る。
また第４図は積符号のサイズが縦長の場合である。この
場合上述の例に比較して冗長度が減る。
場合上述の例に比較して冗長度が減る。
さらに第５図は横長の場合である。しかしながら同図Ａ
の場合は同一内符号からデータを複数個とる部分が出て
くるので、この部分にバースト誤りが発生すると、訂正
能力が落ちる。これに対し同図Ｂは、この改善例である
。この例によれば、注目しているシンボルが、複数の積
符号にわたっており、これによって同一符号からのデー
タを１個にできる。
の場合は同一内符号からデータを複数個とる部分が出て
くるので、この部分にバースト誤りが発生すると、訂正
能力が落ちる。これに対し同図Ｂは、この改善例である
。この例によれば、注目しているシンボルが、複数の積
符号にわたっており、これによって同一符号からのデー
タを１個にできる。
この発明によれば、第３の誤り訂正符号の符号化が任意
の内符号から採られるデータの数が最小となる系列で行
われるようにしたので、パラメータデータのバースト誤
りに対する訂正能力が高められ、高能率符号化における
誤り訂正を極めて有効に行うことができるようになった
。
の内符号から採られるデータの数が最小となる系列で行
われるようにしたので、パラメータデータのバースト誤
りに対する訂正能力が高められ、高能率符号化における
誤り訂正を極めて有効に行うことができるようになった
。
第１図は本発明の一例の構成図、第２図〜第５図はその
説明図、第６図は従来の技術の説明図である。 Ａはパラメータデータのシンボル、Ｂはコード信号のシ
ンボル、Ｃ１，Ｃ２，Ｃ３は誤り訂正符号化を行うシン
ボルである。
説明図、第６図は従来の技術の説明図である。 Ａはパラメータデータのシンボル、Ｂはコード信号のシ
ンボル、Ｃ１，Ｃ２，Ｃ３は誤り訂正符号化を行うシン
ボルである。
Claims (1)
- 圧縮されたコード信号と上記圧縮の制御に用いられる
パラメータデータとを伝達する際に、上記パラメータデ
ータに対して内符号から採られるデータの数が最小とな
るような系列でエラー訂正符号の符号化が行われるよう
にしたことを特徴とする誤り訂正符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213389A JPH02168473A (ja) | 1988-09-09 | 1989-02-10 | 誤り訂正符号化装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-226262 | 1988-09-09 | ||
| JP22626288 | 1988-09-09 | ||
| JP3213389A JPH02168473A (ja) | 1988-09-09 | 1989-02-10 | 誤り訂正符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168473A true JPH02168473A (ja) | 1990-06-28 |
Family
ID=26370656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213389A Pending JPH02168473A (ja) | 1988-09-09 | 1989-02-10 | 誤り訂正符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295510A (ja) * | 2005-04-08 | 2006-10-26 | Mitsubishi Electric Corp | Ｆｅｃフレーム符号化装置、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および光通信装置 |
-
1989
- 1989-02-10 JP JP3213389A patent/JPH02168473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295510A (ja) * | 2005-04-08 | 2006-10-26 | Mitsubishi Electric Corp | Ｆｅｃフレーム符号化装置、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および光通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259428B2 (ja) | ディジタル画像信号のコンシール装置及び方法 | |
| US5349384A (en) | Apparatus and methods for transmitting compressed digital image signals | |
| US5587803A (en) | Digital signal recording and reproducing apparatus and error-correcting apparatus | |
| JP3385623B2 (ja) | ディジタル情報信号の伝送装置 | |
| JP3089475B2 (ja) | ディジタル画像信号の符号化装置 | |
| US6158026A (en) | Scrambling apparatus, method thereof, descrambling apparatus, and method thereof | |
| JP2522261B2 (ja) | ディジタル画像信号の符号化装置及び符号化方法 | |
| JPH05344162A (ja) | データ伝送装置 | |
| JPH02168473A (ja) | 誤り訂正符号化装置 | |
| US6438316B1 (en) | Recording/reproducing apparatus and method for including line numbers | |
| JPH0621830A (ja) | ２次元ハフマン符号化方法 | |
| JP2720717B2 (ja) | 映像信号処理装置 | |
| JP2715418B2 (ja) | エラー訂正符号化装置 | |
| JP3291785B2 (ja) | ブロック変換符号化データの伝送装置 | |
| JPH066757A (ja) | 画像データ記録装置及び画像データ再生装置 | |
| JP2982305B2 (ja) | ディジタル記録再生装置 | |
| JP2518229B2 (ja) | デイジタル画像信号の符号化装置 | |
| US6192182B1 (en) | Digital information signal recording apparatus and method thereof | |
| JP3024144B2 (ja) | ディジタル画像信号の符号化装置 | |
| JP3353317B2 (ja) | ディジタル画像信号の記録装置 | |
| JP3572324B2 (ja) | 信号処理装置 | |
| JP3216277B2 (ja) | 高能率符号化装置および復号化装置 | |
| JP2966412B2 (ja) | 画像信号のブロック化回路 | |
| JPH10276396A (ja) | ディジタルビデオ信号記録再生装置およびその方法 | |
| JP3125471B2 (ja) | ディジタルビデオ信号記録装置におけるフレーム化装置 |